组成原理课程ppt课件.ppt

《组成原理课程ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章多层次的存储器3.1存储器概述3.2SRAM存储器3.3DRAM存储器3.4只读存储器和闪速存储器3.5并行存储器3.6Cache存储器3.7虚拟存储器3.8奔腾系列机的虚存组织返回13.1存储器概述3.1.1存储器的分类3.1.2存储器的分级3.1.3主存储器的技术指标返回23.1.1存储器的分类按存储介质分类：磁表面/半导体存储器按存取方式分类：随机/顺序存取（磁带）按读写功能分类：ROM，RAMRAM：双极型/MOSROM：MROM/PROM/EPROM/EEPROM按信息的可保存性分类：永久性和非永久性的按存储器系统中的作用分类：主/辅/缓/控33.1.

2、2存储器的分级目前存储器的特点是：速度快的存储器价格贵，容量小；价格低的存储器速度慢，容量大。在计算机存储器体系结构设计时，我们希望存储器系统的性能高、价格低，那么在存储器系统设计时，应当在存储器容量，速度和价格方面的因素作折中考虑，建立了分层次的存储器体系结构如下图所示。43.1.2存储器的分级高速缓冲存储器简称cache，它是计算机系统中的一个高速小容量半导体存储器。主存储器简称主存，是计算机系统的主要存储器，用来存放计算机运行期间的大量程序和数据。外存储器简称外存，它是大容量辅助存储器。CAI53.1.3主存储器的技术指标字存储单元：存放一个机器字的存储单元，相

3、应的单元地址叫字地址。字节存储单元：存放一个字节的单元，相应的地址称为字节地址。存储容量：指一个存储器中可以容纳的存储单元总数。存储容量越大，能存储的信息就越多。存取时间又称存储器访问时间：指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间，故称为存储器存取时间。存储周期：指连续启动两次读操作所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为ns。存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位。63.2SRAM存储器3.2.1基本的静态存储元阵列3.2.2基本的SRAM逻辑结构

4、3.2.3读/写周期波形图73.2SRAM存储器主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类：静态读写存储器(SRAM)：存取速度快动态读写存储器(DRAM)：存储容量不如SRAM大。83.2.1基本的静态存储元阵列1、存储位元2、三组信号线地址线数据线行线列线控制线CAI93.2.2基本的SRAM逻辑结构SRAM芯大多采用双译码方式，以便组织更大的存储容量。采用了二级译码：将地址分成x向、y向两部分如图所示。CAI103.2.2基本的SRAM逻辑结构存储体（256×128×8）通常把各个字的同一个字的同一位集成在一个芯片（32K×1）中，32

5、K位排成256×128的矩阵。8个片子就可以构成32KB。地址译码器采用双译码的方式（减少选择线的数目）。A0~A7为行地址译码线A8~A14为列地址译码线113.2.2基本的SRAM逻辑结构读与写的互锁逻辑控制信号中CS是片选信号，CS有效时（低电平），门G1、G2均被打开。OE为读出使能信号，OE有效时（低电平），门G2开启，当写命令WE=1时（高电平），门G1关闭，存储器进行读操作。写操作时，WE=0，门G1开启，门G2关闭。注意，门G1和G2是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。123.2.3读/写周期波形图读周期读出时间Taq读周

6、期时间Trc写周期写周期时间Twc写时间twd存取周期读周期时间Trc=写时间twdCAI13例1：图3.5(a)是SRA的写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图。CAI143.3DRAM存储器3.3.1DRAM存储位元的记忆原理3.3.2DRAM芯片的逻辑结构3.3.3读/写周期、刷新周期3.3.4存储器容量的扩充3.3.5高级的DRAM结构3.3.6DRAM主存读/写的正确性校验153.3.1DRAM存储位元的记忆原理SRAM存储器的存

7、储位元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如图3.6所示。163.3.1DRAM存储位元的记忆原理CAI173.3.2DRAM芯片的逻辑结构下面我们通过一个例子来看一下动态存储器的逻辑结构如图。图3.7(a)示出1M×4位DRAM芯片的管脚图，其中有两个电源脚、两个地线脚，为了对称，还有一个空脚（NC）。图3.7(b)是该芯片的逻辑结构图。与SRAM不同的是：（1）增加了行地址锁存器和列地址锁存器。由于DRAM存储器容量很大，地址线宽度相应要增加，这势必增加芯片地址线的管脚数目。为