串行接口及应用3(TWI)ppt课件.ppt

串行接口及应用3(TWI)ppt课件.ppt

ID:59474957

大小:1.57 MB

页数:54页

时间:2020-09-14

串行接口及应用3(TWI)ppt课件.ppt_第1页
串行接口及应用3(TWI)ppt课件.ppt_第2页
串行接口及应用3(TWI)ppt课件.ppt_第3页
串行接口及应用3(TWI)ppt课件.ppt_第4页
串行接口及应用3(TWI)ppt课件.ppt_第5页
资源描述:

《串行接口及应用3(TWI)ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、5.4两线串行接口TWI5.4.1TWI主要特点•简单,但是强大而灵活的通讯接口,只需要两根线•支持主机和从机操作•器件可以工作于发送器模式或接收器模式•7位地址空间允许有128个从机•支持多主机仲裁•高达400kHz的数据传输率•可以抑制总线尖峰的噪声抑制器•完全可编程的从机地址以及公共地址•睡眠时地址匹配可以唤醒AVR1、两线串行接口总线定义TWI协议允许系统设计者只用两根双向传输线就可以将128个不同的设备互连到一起。这两根线一是时钟SCL,一是数据SDA。外部硬件只需要两个上拉电阻,每根线上一个。所有连接到总线上的设备都

2、有自己的地址。TWI协议解决了总线仲裁的问题。图5.9TWI总线的连接表5.5TWI词汇2、TWI的电气连接两根线都通过上拉电阻与正电源连接,TWI兼容的器件的总线驱动都是漏极开路或集电极开路的,TWI器件输出为“0”时,TWI总线会产生低电平。当所有的TWI器件输出为三态时,总线会输出高电平,允许上拉电阻将电压拉高。注意,为保证所有的总线操作,凡是与TWI总线连接的AVR器件必须上电。3、TWI的传输数据(位)TWI总线上数据位的传送与时钟脉冲同步。时钟线为高时,数据线电压必须保持稳定,除非在启动与停止的状态下。图5.10数据

3、有效性4、START/STOP状态主机在总线上发出START信号启动数据传输,在总线上发出STOP信号停止数据传输。在START与STOP状态之间,需要假定总线忙,不允许其它主机控制总线,特例是在START与STOP状态之间发出一个新的START状态。如下所示,START与STOP状态是在SCL线为高时,通过改变SDA电平来实现的。图5.11启动、停止和重启动状态5、地址包格式在TWI总线上传送的地址包均为9位,包括7位地址位、1位READ/WRITE控制位与1位应答位。如果READ/WRITE为1,则执行读操作;否则执行写操作

4、。从机被寻址后,必须在第九个SCL(ACK)周期通过拉低SDA作出应答。若该从机忙或有其它原因无法响应主机,则应该在ACK周期保持SDA为高。然后主机可以发出STOP状态或REPEATEDSTART状态重新开始发送。地址包包括从机地址与分别称为SLA+R或SLA+W的READ或WRITE位。6、数据包格式在TWI总线上传送的数据包为9位长,包括8位数据位及1位应答位。在数据传送中,主机产生时钟及START与STOP状态,而接收器响应接收。应答是由从机在第9个SCL周期拉低SDA实现的。如果接收器使SDA为高,则发出NACK信号。

5、接收器完成接收,应该在收到最后的字节后发出NACK来告知发送器。图5.13数据包格式7、将地址包和数据包组合为一个完整的传输过程发送主要由START状态、SLA+R/W、至少一个数据包及STOP状态组成,可以利用SCL的线与功能来实现主机与从机的握手。图5.14说明了典型的数据传送。注意SLA+R/W与STOP之间传送的字节数由应用程序的协议决定。图5.14典型的数据传送8、多主机总线系统,仲裁和同步TWI协议允许总线上有多个主机。特别要注意的是即使有多个主机同时开始发生数据,也要保证发送正常进行。多主机系统中有两个问题:只能允

6、许一个主机完成传送。当其余主机失去选择权后应停止传送,这个过程称为仲裁。当竞争中的主机发现其仲裁失败,应立即转换到从机模式检测是否被获得总线控制权的的主机寻址。不同的主机可能使用不同的SCL频率。为保证传送的一致性,必须设计一种同步主机时钟,这会简化仲裁过程。5.4.2TWI模块综述TWI模块由几个子模块组成,如图5.17所示。所有位于粗线之中的寄存器可以通过AVR数据总线进行访问。图5.17TWI模块概述5.4.3总线接口单元该单元包括数据与地址移位寄存器TWDR,START/STOP控制器和总线仲裁判定硬件电路。5.4.4地

7、址匹配单元地址匹配单元将检测从总线上接收到的地址是否与TWAR寄存器中的7位地址相匹配。5.4.5控制单元:控制单元监控TWI总线,并根据TWI控制寄存器TWCR的设置作出相应的响应。5.4.6使用TWIAVR的TWI接口是面向字节和基于中断的。在字节发送和接收过程中,不需要应用程序的干预。TWCR寄存器的TWIE位和SREG寄存器的全局中断允许位一起决定了应用程序是否响应TWINT标志位产生的中断请求。1、TWI寄存器设置(1)TWI比特率寄存器(TWBR)Bits7..0–TWI比特率寄存器TWBR为比特率发生器分频因子。比

8、特率发生器是一个分频器,在主机模式下产生SCL时钟频率。(2)TWI控制寄存器(TWCR)Bit7–TWINT:TWI中断标志Bit6–TWEA:使能TWI应答Bit5–TWSTA:TWISTART状态标志Bit4–TWSTO:TWISTOP状态标志Bit3–T

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。