大学微机原理第5章,半导体存储器ppt课件.ppt

《大学微机原理第5章,半导体存储器ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章半导体存储器5.1存储器概述5.2随机存储器（RAM）5.3只读存储器（ROM）5.4存储器连接与扩展5.1存储器概述作用：存放待加工的原始数据和中间计算结果以及系统或用户程序等。第5章半导体存储器内存（RAM+ROM）：半导体存储器(本章内容)磁盘软盘：普通1.44M硬盘：从10MB~几十GB光盘CD、DVD(650MB、4.7GB）外存磁光盘MO：高密度、大容量、快速、“无限次”擦写、寿命长、可靠性高、抗干扰强、性价比高（1.3GB~几个GB）存储器e盘（基于USB接口的电子盘等）存储器分类1.按内存储器与外存储器来分类第5章半导体存储器2.按存

2、储载体材料分类半导体材料—半导体存储器：TTL型、MOS型、ECL型、I2L型等；磁性材料—磁带存储器、软磁盘存储器和硬磁盘存储器等；光介质材料—CD-ROM、DVD等。3.按存储器的功能来分类按存储器与CPU的关系分类控制存储器CM、主存储器MM、高速缓冲存储器Cache、外存储器EM；按存储器的读写功能分类读写存储器RWM、只读存储器ROM；按数据存储单元的寻址方式分类随机存取存储器RAM、顺序存取存储器SAM、直接存取存储器DAM；按半导体器件制造工艺分类晶体管逻辑存储器TTL、发射极耦合存储器ECL、单极性器件存储器MOS；第5章半导体存储器按应用

3、角度分类随机存取存储器RAM、只读存储器ROM；按数据传送方式分类并行存储器PM、串行存储器SM；2.最大存取时间：——访问一次存储器（对指定单元写入或读出）所需要的时间，这个时间的上限值即最大存取时间，一般为十几ns到几百ns。从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间1.容量：指一个存储器芯片能存储的二进制信息。存储器芯片容量=存储单元数×每单元的数据位数例：62648KB=8K×8bit61162KB=2K×8bit1字节=8bit；1KB=210字节=1024字节；1MB=210KB=1024KB；1GB=210MB=1024MB

4、；1TB=210GB=1024GB。5.1.1半导体存储器的性能指标3.其他指标：功耗，工作电源，可靠性，集成度，价格等。半导体存储器（Memory）随机存取存储器（RAM）只读存储器（ROM）静态RAM（SRAM）常用于Cache动态RAM（DRAM）常用于内存条掩膜ROM可编程ROM（PROM）紫外线可擦除的PROM（EPROM）电可擦除的PROM（EEPROM）快擦写存储器（FlashMemory）5.1.2半导体存储器的分类由制造工艺，可分为双极型、MOS型、电荷耦合器型。从应用角度可分为两大类：RAM具有易失性，可读，可写，常用于存放数据、中间结

5、果等。ROM在程序执行时只能读不能写。常用于存放程序或不易变的数据。掩膜ROM不可改写。可编程PROM、EPROM、E2PROM及FLASH在一定条件下可改写。第5章半导体存储器一、RAM原理构成存储体（R-S触发器构成的存储矩阵）外围电路译码电路、缓冲器I/O控制电路5.2随机存取存储器(RAM)第5章半导体存储器5.2.1静态RAM（SRAM）地址译码器存储矩阵数据缓冲器012n-101m……控制逻辑…CSR/Wn位地址m位数据存储芯片构成示意图第5章半导体存储器地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的

6、选址。控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。数据缓冲器：寄存来自CPU的写入数据或从存储体内读出的数据。存储体：存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。第5章半导体存储器1.存储体一个基本存储电路能存储1位2#数。（1）T1和T2组成一个双稳态触发器，用于保存数据。T3和T4为负载管。（2）如O1点为数据Q，则O2点为数据/Q。（3）行选择线有效（高电平）时，O1、O2处的数据信息通过门控管T5和T6送至T7和T8。（4）列选择线有效（高电平）时，T7和T8处的数据信息通

7、过门控管T7和T8送至芯片C的引脚，读控制线有效则输出至数据线。2.外围电路（1）地址译码器——对外部地址信号译码，用以选择要访问的单元。第5章半导体存储器①单地址译码（右图1）：译码器为10:1024，译码输出线210＝1024根。引线太多，制造困难。若要构成1K×1b个存储单元，需10根地址线，1根数据线。②双地址译码（右图2）：有X、Y两个译码器，每个有10/2个输入，210/2个输出，共输出210/2×210/2=210（1024）个状态，而输出线只有2×210/2根。两个5:32译码器组成行列形式选中单元，大大减少引线。第5章半导体存储器存储体I

8、/O缓冲X译码Y译码存储器控制逻辑A0A1AP-1APAP+1…A