2015年1月计算机组成原理期末复习ppt课件.ppt

《2015年1月计算机组成原理期末复习ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、存储系统的层次结构为了解决存储容量、存取速度和价格之间的矛盾，计算机中通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。CPU能直接访问的存储器称为内存储器，包括高速缓冲存储器和主存储器。CPU不能直接访问外存储器，外存储器的信息必须调入内存储器才能被CPU处理。高速缓冲存储器简称cache，它是计算机系统中的一个高速小容量半导体存储器。主存储器简称主存，是计算机系统的主要存储器，用来存放计算机运行期间的大量程序和数据。外存储器简称外存，它是大容量辅助存储器。1高速缓冲存储器-主存层次：CPU的处理速度

2、比主存的存取速度快。为弥补主存速度的不足，在主存和CPU之间增加一级高速缓冲存储器(Cache)。其特点是速度高而容量小。它所存放的是主存中部分内容的复制，是当前最有可能被CPU访问的信息。从整体看，Cache-主存层次的存取速度接近于Cache的速度，而容量接近于主存的容量。Cache存储器全部由硬件调度，对程序员是透明的。主存-辅存层次：主存的存储量仍不能满足程序运行的要求，因此利用大容量、低价格的外部存储器作为辅助存储器。当前要用到或经常用到的信息存储在主存，未用到或不常用到的信息存储在辅存，需要时调往主存。主存和辅

3、存一起构成了现在广泛使用的“虚拟存储系统”。从整体看，主存-辅存层次具有接近于主存的速度和接近于辅存的容量。虚拟存储系统需要由操作系统来调度，因此对系统程序员是不透明的，但对应用程序员是透明的。2存储器的性能指标存储容量：存储器所包含的存储单元的总数称为存储容量。存储容量用字数或字节数表示。一个字节定义为8个二进制位，一个字包括2个或4个字节。存取时间：从启动一次存储器操作到完成该操作所经历的时间。例如：读出时间是指从CPU向主存发出有效地址和读命令开始，直到将被选单元的内容读出为止所用的时间；写入时间是指从CPU向主存发

4、出有效地址和写命令开始，直到信息写入被选中单元为止所用的时间。存储周期：连续两次访问存储器操作之间所需要的最短时间。一般情况下，存储周期大于存取时间。这是因为对于任何一种存储器，在读写操作之后，总要有一段恢复内部状态的复原时间。存储器带宽：又称数据传输率，指单位时间内存储器可读写的数据量，用位/秒或字节/秒度量。由存取周期和字长决定。可靠性：用平均无故障时间MTBF来衡量。其它参数：功耗、价格等。3静态随机读写存储器SRAM目前广泛使用的半导体存储器是MOS型半导体存储器，可以分为静态MOS型存储器（StaticRAM）和

5、动态MOS型存储器（DynamicRAM）。SRAM用一个触发器作为存储元，在不断电时可以无限期保存记忆的0或1。地址线：译码后产生字选择线（行线）。数据线：决定存储单元的字长。控制线：指定对存储器进行读操作还是写操作。数据线I/O0I/O1I/O2I/O3选择线0选择线1选择线2选择线63A0A1A2A3A4A54地址译码方式5SRAM存储器的结构SRAM存储器由存储体、地址译码电路、读写电路和控制电路组成。存储体：存储体是存储单元的集合。通常把各个字的同一位集成在一个芯片（32K×1）中，8个片子就可以构成32KB。地

6、址译码器：采用双译码结构。32K个存储单元排列成256×128的矩阵。地址线A0～A7经译码后产生256条行选择线，A8～A14经译码后产生128条列选择线。A0A1A2A3A4A5A6A7I/O0I/O7A8A9A10A11A12A13A146逻辑符号地址信号采用双译码结构可以减少译码线的数目。每个行线和列线的交叉点控制一个存储单元，利用256＋128条译码线可以控制256×128个存储单元。若采用单译码结构，则需要32768条译码线。控制电路：CS是片选信号，WE是写允许信号，OE是输出允许信号。CS有效(低电平)时，

7、若WE＝0，则门G1开启，门G2关闭，进行写操作；若OE＝0，WE＝1，则门G2开启，门G1关闭，进行读操作。写读7SRAM存储实例8RAM芯片通过地址线、数据线和控制线与外部连接。地址线是单向输入的，数据线是双向的，既可输入也可输出。如容量为1024×4位的芯片，有地址线10根，数据线4根；单个芯片的存储容量往往不能满足要求，需要进行扩展。位扩展：如果存储器芯片的字数满足要求，而位数不够，需进行位扩展。方法是将芯片的地址线、控制线并联，数据线分联。存储器容量的扩展9字扩展：如果存储器芯片的位数满足要求，而字数不够，需进行

8、字扩展。方法是将芯片的低位地址线、数据线、读写控制线并联，利用高位地址线经译码后作为片选信号。下图利用4片16K×8芯片经字扩展组成64K×8存储器。4个芯片的数据线与数据总线D0～D7相连，地址线与地址总线低位地址A0～A13相连，写允许信号WE与CPU的WE相连。高位地址A14和A15经译码器和4个