在系统可编程逻辑器件（ISPPLD）ppt课件.ppt

《在系统可编程逻辑器件（ISPPLD）ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、黄山·蓬莱三景在系统可编程逻辑器件(ISP-PLD)封面返回前言在系统可编程逻辑器件(In-SystemProgrammablePLD，通常简称为ISP-PLD)是90年代初推出的一种新型的可编程逻辑器件。这种器件的最大特点是编程时既不需要使用编程器，也不需要将它从所在系统的电路板上取下，可以在系统内进行编程。所谓在系统可编是指未编程的ISP器件可以直接焊接在印刷电路板上，然后通过计算机的并行口和专用的编程电缆对焊接在电路板上的ISP器件多次编程，对其逻辑功能进行修改，从而加快了数字系统的调试过程，提高

2、了可靠性并避免对可编程器件造成机械损坏。这是复杂的可编程逻辑器件(CPLD)其中的一种。前言返回学习要点本节学习要点和要求在系统可编程逻辑器件(ISP—PLD)了解ISP的基本结构和基本工作过程返回了解ispLSI系列产品的编程连接学习主页在系统可编程逻辑器件学习主页使用说明：要学习哪部分内容，只需把鼠标移到相应的目录上单击鼠标左键即可，按空格键或鼠标左键将按目录顺序学习。ISP-PLD基本结构ispLSI系列产品的编程连接结束返回黄山·仙人指路一、通用的ISP-PLD基本结构(1)ISP基本结构框图

3、在系统可编程逻辑器件(ISP—PLD)继续本页完逻辑块GLBGLBGLBGLBGLBGLBGLB器件内部的可编程连线区I/OI/O通用ISP—PLD结构框图1.通用逻辑块(GLB)，可输出编程后的逻辑函数。2.内部可编程连线区，这是一个可编程的矩阵网络，通过对此网络编程可实现各个GLB间的相连以及各I/O与本矩阵网络连接。3.I/O单元，负责数据的输入和输出。4.编程控制电路(此处没有画出)一、通用的ISP-PLD基本结构—(1)基本结构框图通用逻辑块GLB结构示意图在系统可编程逻辑器件(ISP—PLD

4、)继续本页完乘积项阵列乘积项共享的或逻辑阵列DQMUX宏单元OLMC逻辑块GLBGLBGLBGLBGLBGLBGLB器件内部的可编程连线区I/OI/OI/O单元通用ISP—PLD结构框图通用逻辑块(GLB)结构图一、通用的ISP-PLD基本结构—(1)基本结构框图器件内部的可编程连线区(2)ispLSI1032电路结构分布框图(2)ispLSI1032电路结构分布框图(部分)在系统可编程逻辑器件(ISP—PLD)输入/输出单元，每格代表一个单元，简称IOC，全机有64个。继续本页完通用逻辑模块GLB输入

5、总线全局布线区(GRP)C7C6C5C4C3C2C1C0A0A1A2A3A4A5A6A7可编程输出布线区(ORP)可编程输出布线区(ORP)时钟分配网络N5N4I/O32—I/O47I/O0—I/O15N0N1CLK0CLK1CLK2IOCLK0IOCLK1YYYY0123ORP是GLB与IOC连接的通道，可通过编程令GLB与任一个IOC连接。全局布线区是可编程连线矩阵网络，通过对此网络编程可实现各个GLB间的相连以及各I/O与本矩阵网络连接。C0C0C0下面了解通用逻辑模块(GLB)的结构。(3)通用

6、逻辑模块(GLB)的结构(3)通用逻辑模块GLB结构·与阵列·或阵列在系统可编程逻辑器件(ISP—PLD)继续本页完来自全局布线区012314151617DQDQDQDQ来自专用输入与逻辑阵列，在此编程，可把输入的量进行“与”运算。乘积项共享的或逻辑阵列，这是本电路的一个特色，在此编程，可把F3、F2、F1、F0的输出输至任一个D触发器；又可把同一D触发器上的输入数据相“或”。F3F2F1F04457(3)通用逻辑模块(GLB)的结构举例1在系统可编程逻辑器件(ISP—PLD)继续本页完来自全局布线

7、区来自专用输入0123141516174457DQDQDQDQ例如对或阵列编程如下F3F3F3F3每个D触发器都输出F3F3F2F1F0(3)通用逻辑模块(GLB)的结构举例2在系统可编程逻辑器件(ISP—PLD)继续本页完来自全局布线区来自专用输入0123141516174457DQDQDQDQ例如对或阵列编程如下F3F3+F2+F0由分析知：由于有了乘积项共享或逻辑阵列，电路的功能强大了。F3F2F1F0·OLMC·控制功能(3)通用逻辑模块(GLB)的结构在系统可编程逻辑器件(ISP—PLD)继

8、续本页完来自全局布线区来自专用输入0123141516174457MUXMUXCLK0CLK1CLK2乘积项时钟DQDQDQDQMUXMUXMUXMUX乘积项复位全局复位O3O2O1O0至全局布线区和输出布线区输出逻辑宏单元(OLMC)，通过对数据选择器的控制，令输出端On是输出组合逻辑电路还是时序逻辑电路。输出组合逻辑电路。输出时序逻辑电路。F3F2F1F0控制功能，利用数据选择器对不同的时钟进行选择，利用复位功能对D触发器进行局部复位(