cpu微处理器发展进展ppt课件.ppt

《cpu微处理器发展进展ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、微处理器中的先进技术什么是微处理器？微处理器（Microprocessor)又可称为中央处理单元CPU。负责处理、运算计算机内部的所有数据，是计算机的核心，其重要性好比大脑对于人。微处理器的种类决定了操作系统和相应的软件。微处理器主要由算术逻辑单元、存储器、输入/输出接口电路和内部构成。Intel和AMD主流CPU和CPU插槽微处理器的生产厂商Intel公司Intel是生产微处理器的老大哥，个人电脑市场占有75%的市场份额，Intel生产的微处理器成为x86微处理器技术规范和标准。个人电脑平台最新的酷睿２成为微处理器的首选，下一代酷睿3、酷睿i5、酷睿i7抢占先机，在性能上大幅领先

2、其他厂商的产品。Intel酷睿i7980x价格：8999元上市时间：2010年3月CPU核心：六核心12线程二级缓存容量：1536KB三级缓存容量：12288KB目前制造CPU的除了Intel公司外，最有力挑战的就是AMD公司，最新的AMD速龙IIX2和羿龙II具有很好性价比，尤其采用了3DNOW+技术并支持SSE4.0指令集，使其在3D上有很好的表现。AMD速龙IIX2AMD羿龙IIAMD公司4节能技术3高速缓存技术2乱序执行技术1流水线技术微处理器中的先进技术1流水线技术流水线技术:一种将每条指令分解为多步，并让各步操作重叠，从而实现几条指令并行处理的技术。程序中的指令仍是一条

3、条顺序执行，但可以预先取若干条指令，并在当前指令尚未执行完时，提前启动后续指令的另一些操作步骤。这样显然可加速一段程序的运行过程。把一条指令进一步细分成取指、译码、执行、访存、写回寄存器五个子过程，并用五个独立的功能部件分别处理每个子过程，那么五个子部件就可以同时对不同的五条指令中相对应的子过程进行操作。流水线技术特点：（1）一条流水线由多个流水段组成。（2）每个流水段有专门的功能部件对指令进行某种加工。（3）各流水段所需时间是一样的。（4）理想情况下，在流水线上，每隔Δt时间将会有一个结果流出流水线。流水线工作原理横坐标表示时间，就是输入到流水线中的各个任务在流水线中所经过的时间

4、。当各个任务的执行时间都相等时，横坐标被分割成相等长度的时间段。纵坐标表示空间，即流水线的各个子过程。在时空图中，流水线的一个子过程通常称为“功能段”。描述流水线常用的方法:时空图2乱序执行技术乱序执行（out-of-orderexecution）：CPU采用了允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。CPU将根据各单元电路的空闲状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路执行。各单元不按规定顺序执行完指令后必须由相应电路再将运算结果重新按原来程序指定的指令顺序排列后才能返回程序。采用乱序执行技术的目的是为了使CPU内部电

5、路满负荷运转并相应提高了CPU的运行程序的速度。在按序执行中，一旦遇到指令依赖的情况，流水线就会停滞，如果采用乱序执行，就可以跳到下一个非依赖指令并发布它。这样，执行单元就可以总是处于工作状态，把时间浪费减到最少。与顺序执行技术相比，乱序执行能够更有效地提高IPC，即提高每个时钟频率能够执行的指令数量。一般来说在同样一个主频周期当中，无序核执行指令数量要比有序核执行的数量更多，因而乱序执行架构的处理器单核的计算能力比较强。工作原理45nmIntel处理器E8400中引入了超级乱序执行引擎，该引擎能够降低延迟，并在加快现有SSE指令运行速度的同时，显著提升最新SSE4指令集的表现。乱

6、序执行技术与IntelE8400处理器3高速缓存技术什么是高速缓存CPU的运算速度比主内存的读写速度要快得多，使得CPU在访问内存时要花很长时间来等待内存的操作，这种空等造成了系统整体性能的下降。为了解决这种速度上的不匹配问题，在CPU与主内存之间加入了比主内存要快的SRAM（StaticRam，静态存储器）。SRAM储存了主内存的映象，使CPU可以直接通过访问SRAM来完成数据的读写。由于SRAM的速度与CPU的速度相当，从而大大缩短了数据读写的等待时间，系统的整体速度也自然得到提高。高速缓存即Cache，就是指介于CPU与主内存之间的高速存储器（通常由静态存储器SRAM构成）。

7、Cache的工作原理是基于程序访问的局部性。在一个较短的时间间隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内，称为程序访问的局部性。依据局部性原理，可以在主存和CPU通用寄存器之间设置一个高速的容量相对较小的存储器，把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器，供CPU在一段时间内使用。这对提高程序的运行速度有很大的作用。CPU对存储器进行数据请求时，通常先访问Cache。由于局部性原理不能保证所请求的数据百分之百地在Cache中，这