MaxplusII简介及原理图设计法ppt课件.ppt

《MaxplusII简介及原理图设计法ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、MaxplusII简介及原理图设计法MaxplusII简介及原理图设计法1、Altera公司简介及技术发展历程2、MaxplusII软件简介3、使用MaxplusII开发FPGA流程4、一位全加器设计实例5、总结MaxplusII简介及原理图设计法1、Altera公司简介及技术发展历程Altera由RobertHartmann、MichaelMagranet、PaulNewhagen和JimSansbury于1983年创立，这些有远见的人们对当时的研究进行投资，认为半导体客户将从用户可编程标准产品中受益，逐步

2、取代逻辑门阵列。为满足这些市场需求，Altera的创始人发明了首款可编程逻辑器件(PLD)——EP300，开创了半导体业界全新的市场领域。这一灵活的新解决方案在市场上打败了传统的标准产品，为Altera带来了半导体创新领先企业的盛誉。1999APEXEP20K1500EFPGA业界第一款超过1.5M逻辑门的PLD1999Quartus软件嵌入式逻辑分析器(SignalTap®)1998Quartus软件支持加密IP内核1997Quartus软件图形用户界面下配置参数化模块和IP内核(MegaWizard®)1

3、996FLEX10K®FPGA带有集成锁相环(PLL)的FPGA1995FLEX10KFPGA带有嵌入式模块RAM的FPGA1994MAX®9000CPLDJTAG在系统可编程CPLD1993Quartus软件支持参数化模块库(LPM)1992FLEX®8000FPGAAltera的第一款现场可编程门阵列(FPGA)1991MAX+PLUS®II软件基于Windows的逻辑设计工具包1988MAX+PLUSII软件逻辑设计的全功能集成图形CAD环境1988MAX5000CPLD世界上的第一款高密度复杂可编程逻

4、辑器件(CPLD)。专利冗余技术降低了缺陷，提高了产量(首次在0.65µm中推出，这一关键技术继续提高了当今Altera65nm器件的产量。)1985EP1200业界第一款高密度CMOSPLD1984A+PLUS软件业界第一款基于PC的开发系统1984EP300器件和管芯世界上第一款可编程逻辑器件(PLD)1983演示盒Altera的第一个演示盒——“T-birdTailLights”1983-Altera公司成立2003StratixFPGA0.13µm、300mm、高速高密度FPGA2002Quartus

5、II软件可编程逻辑设计工具包，支持Linux。2002CycloneFPGA世界上成本最低的FPGA(0.13µm)2002SOPCBuilder第一款FPGA自动系统生成工具2002StratixFPGA世界上第一款带有嵌入式DSP模块的FPGA2001HardCopyAPEXTM结构化ASICFPGA首次无缝移植至低成本结构化ASIC2001系统互联架构第一款自动生成的互联架构，支持同时主机/从机操作。2001QuartusII软件推出QuartusII设计软件2001MercuryTMFPGA世界上第一

6、款带有嵌入式收发器的0.18µmFPGA2000基于ARM®的ExcaliburTM器件世界上第一款带有硬件嵌入式处理器的FPGA2000Nios®嵌入式处理器世界上第一款嵌入式处理器，适合可编程逻辑应用。1999知识产权(IP)Altera的IPMegaStoreTM网站发布2009Arria®IIGXFPGA业界功耗最低的成本最优40-nmFPGA，它带有3.75-Gbps收发器，进一步提高了可用性，使设计人员能够更迅速地完成工程。2009Stratix®IVGTFPGA业界唯一集成了11.3-Gbps收

7、发器的FPGA，适合40G/100G应用。2008Stratix®IVFPGA业界的首款40-nmFPGA，具有最高的密度、最好的性能、最低的功耗、最大的收发器带宽(高达8.5-Gbps的收发器)，并为PCIExpressGen1/2提供硬核知识产权(IP)模块。2007ArriaTMGXFPGAs业界的首款低成本，基于收发器的中端，协议优化的FPGA。2007Cyclone®IIIFPGA业界的首款低成本65nmFPGA，前所未有地同时实现了低功耗、低成本和高性能。2006StratixIIIFPGA65n

8、mFPGA以更高的密度和性能支持高级集成，实现更复杂的产品。2006Quartus®II软件自然支持SDC设计约束2006C2H编译器嵌入式处理器的首款自动ANSIC至寄存器级(RTL)生成工具2006StratixIIGXFPGA速度最快，密度最大的90nmFPGA架构，含有工作在622Mbps至6.375Gbps的20个低功耗收发器。2005HardCopy®II结构化ASIC精细粒度体系结构；