基于xpe实时智能can卡数据采集系统

《基于xpe实时智能can卡数据采集系统》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于XPE实时智能CAN卡数据采集系统　　【摘要】本文介绍了基于XPE的实时智能CAN卡数据采集系统的硬件和软件设计架构，可以实时地对工业现场数据进行采集分析，实现一个高性能、高可靠性的智能CAN模块，保障PC机与底层CAN总线上其他CAN节点可靠的实时通信、稳定的数据交换以及智能的命令控制。【关健词】XPE；实时；智能CAN卡；数据采集1.引言随着工业控制的迅速发展，工业控制所覆盖领域也越来越广，由于它们主要工作在复杂恶劣的环境中，就需要实时地对它们所处的工作环境进行采集处理以避免产生严重的后果。基于XPE的实时智能CAN卡系统架构可以实时可靠地实现数据采集传输。通过循环采集各个

2、节点的数据从而实现各个节点的监控。WindowsXPEmbedded是一种嵌入式操作系统，可以以组件化的形式提供Windows操作系统的功能。它包含10，000多个独立的功能组件，提供了业内领先的可靠性、安全性和性能，并且具备最新的多媒体、Web浏览、电源管理及设置支持功能。WindowsXP7Embedded还集成了最新的嵌入式支持功能，具有：对安全和可伸缩网络的支持；得到增强的实时处理能力；更为优秀的性能表现；更为丰富的多媒体和Web浏览功能；与个人计算机、服务器、Web服务以及其它设备更为出色的互操作性；行业领先的可靠性、安全性和性能等优点。CAN是控制网络ControlAr

3、eaNetwork的简称，最早由德国BOSCH公司推出，用于汽车内部测量与执行部件之间的数据通信。控制域局域网为串行通信协议，能有效的支持具有很高安全等级的分布式实时控制系统。由于其极高的性能和可靠的可靠性，已广泛用于环境监测、现场控制、楼宇安防、交通工具等。其信号传输介质为双绞线，通信速率最高可达到1Mbps，可挂接设备最多110个。传统的CAN卡数据采集系统通过CAN控制器与收发器直接与PC机相连中，实现对信息的采集，这种方法操作简捷方便，任务单一，但加重了CPU的负载处理，利用率低；通过引入MCU可以实现分步式的处理，对采集到的信息先由MCU进行判决，若有效，再上行至PC机进

4、行处理，否则不予响应。这种方式既加快了处理速度，强化了任务处理，同时减轻了PC机的负荷。2.系统硬件架构设计2.1硬件框架图（如图1）2.2硬件设计过程基于X86的架构，采用Intel7E600系列处理器。作为嵌入式系统芯片的E600系列处理器在架构和开放接口方面具有独特优势，它采用标准的PCIExpress作为处理器与芯片的接口，增强了灵活性，提供了完善的信息系统解决方案。PCI桥接芯片选取PLX公司的PCI9054。PCI9054是PLX公司推出的一种32位33MHz的PCI总线主控I/O加速器，它采用PLX在业界领先的数据流水线框架，包含DMA引擎，可编程的PCI起始器和目标

5、数据传输模式以及PCI信息传输功能。PCI9054提供了三种物理总线接口：PCI总线接口，LOCAL总线接口及串行EPROM接口。LOCAL总线的数据宽度为32位，时钟频率可达到50MHZ并且支持数据预取功能。PCI9054的本地总线有M、C、J3种工作模式，可通过模式选择引脚MODE[1：0]进行控制，C模式能够满足绝大多数的应用需求，而且C模式的本地总线操作时序最为简单，逻辑控制相对容易，其开发难度相对较低。在此系统中，我们采用C模式进行开发。PCI9054工作时需要一片配置芯片EEPROM，在PCI卡上电时，配置PCI9054。CAN控制器有两种工作模式，BasicCAN模式

6、和PeliCAN模式，常用于工业环境中的区域网络的控制。在该系统中，数据控制口直接与MCU的IO口相连，并采用5V隔离电源；采用光耦隔离芯片以避免由于地环流的损坏，增强系统在恶劣环境中使用的可靠性；为提高系统的灵活性与数据的吞吐能力。7FPGA是该系统的设计核心部分。由于总线仲裁在PCI9054与本地总线的接口设计中，需要进行逻辑控制，因此总线仲裁逻辑成为关键核心部分，本地总线的所有控制逻辑必须服从于总线仲裁逻辑。由于FPGA具有灵活的编程特点，在进行控制时，FPGA具有比双口RAM更灵活的数据存取控制。当驱动程序和MCU底层程序同时对同一地址数据区域进行读写访问时，就会产生冲突，

7、采用FPGA既可以实现数据的共享存储，同时可以提高供访问仲裁功能，根据应用需求仲裁访问权归属到某一方，并通知另外一方此时无法访问该地址（如图2所示）。FPGA实现PCI9054与双口RAM的读写接口，同时将数据缓存，实现双口RAM功能。在FPGA内部开辟了两个双缓冲区RAM，每个缓冲区的大小为4KB，一个缓冲区用于接收来自PCI9054的数据，另一个缓冲区用于接收来自MCU的数据。双缓冲的方式可以有效的避免读写冲突。FPGA接收PCI9054端写入的数据，写入RAM1