微机原理 第9章 常用可编程接口技术及应用ppt课件.ppt

微机原理 第9章 常用可编程接口技术及应用ppt课件.ppt

ID:59274195

大小:5.74 MB

页数:120页

时间:2020-09-22

微机原理 第9章 常用可编程接口技术及应用ppt课件.ppt_第1页
微机原理 第9章 常用可编程接口技术及应用ppt课件.ppt_第2页
微机原理 第9章 常用可编程接口技术及应用ppt课件.ppt_第3页
微机原理 第9章 常用可编程接口技术及应用ppt课件.ppt_第4页
微机原理 第9章 常用可编程接口技术及应用ppt课件.ppt_第5页
资源描述:

《微机原理 第9章 常用可编程接口技术及应用ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第9章常用可编程接口技术及应用9.1可编程接口芯片概述9.2可编程计数器/定时器82539.3可编程并行接口芯片8255A9.1可编程接口芯片概述CPU要与外设交换信息,必须通过接口电路,在接口电路中一般具有如下电路单元:⑴输入/输出数据锁存器和缓冲器,用以解决CPU与外设之间速度不匹配的矛盾,以及起隔离和缓冲的作用。⑵控制命令和状态寄存器,用以存放对外设的控制命令,以及外设的状态信息。⑶地址译码器,用来选择接口电路中的不同端口(寄存器)。⑷读写控制逻辑。⑸中断控制逻辑。9.2可编程计数器/定时器8253I

2、ntel8253具有3个独立的16位计数器,使用单一+5V电源,采用NMOS工艺,24脚双排直插式封装的大规模集成电路。9.2.18253功能及结构1.8253主要功能⑴每片有3个独立的16位计数通道。⑵每个计数器可按二进制或十进制来计数,时钟脉冲下降沿使计数器进行减1操作。⑶每个计数器最高计数速率可达2.6MHZ。⑷每个计数器可编程设定6种工作方式之一。⑸所有输入、输出均与TTL电平兼容,便于与外围接口电路相连。2.8253的内部结构和引脚特性9.2.28253控制字1.8253控制字格式2.8253端口

3、地址A1A0=00-------计数器001-------计数器110-------计数器211-------控制口3.编程步骤先写控制字(写入控制口)再写计数器初值(写入相应通道端口)9.2.38253工作方式与工作时序1.方式0(单脉冲发生器)计数器只计一遍。控制字写入后,OUT端为低;当计数初值写入后,在下一个CLK脉冲的下降沿将计数初值寄存器内容装入减1计数寄存器,然后计数器开始减1计数,在计数期间,当减1计数器回0之前,输出端OUT维持低电平。当计数值回0时,OUT输出端变为高电平,并保持到重新写

4、入新的控制字或新的计数值为止。可作为中断请求信号。在计数过程中,若GATE信号变为低电平,则在低电平期间暂停计数,减1计数寄存器值保持不变。在计数过程中,若重新写入新的计数初值,则在下一个CLK脉冲的下降沿,减1计数寄存器以新的计数初值重新开始计数过程。8253方式0三种情况时序波形:2.方式1(可重触发单稳态方式)输出单个负脉冲信号,脉冲的宽度可通过编程来设定。当写入控制字后,输出端OUT变为高电平,并保持高电平状态。然后写入计数初值,只有在GATE信号的上升沿之后的下一个CLK脉冲的下降沿,才将计数初值

5、寄存器内容装入减1计数寄存器,同时OUT端变为低电平。然后计数器开始减1计数,当计数值减到0时,OUT端变为高电平。在OUT端输出低电平期间,又来一个门控信号上升沿触发,则在下一个CLK脉冲的下降沿,重新将计数初值寄存器内容装入减1计数寄存器,并开始计数,OUT端保持低电平,直至计数值减到0时,OUT端变为高电平。在计数期间CPU又送来新的计数初值,不影响当前计数过程。一直等到下一次GATE信号的触发,才会将新的计数初值装入,并以新的计数初值开始计数过程。8253方式1三种情况时序波形:3.方式2(周期脉冲

6、发生器)可产生周期性的负脉冲信号,负脉冲宽度为一个时钟周期。写入控制字后,OUT端变为高电平,若GATE为高电平,当写入计数初值后,在下一个CLK的下降沿将计数初值寄存器内容装入减1计数寄存器,并开始减1计数。当减1计数寄存器的值为1时,OUT端输出低电平;减1计数寄存器回0时OUT端输出高电平,并开始一个新的计数过程。在减1计数寄存器未减到1时,GATE信号由高变低,则停止计数。但当GATE由低变高时,则重新将计数初值寄存器内容装入减1计数寄存器,并重新开始计数。GATE信号保持高电平,但在计数过程中重新

7、写入计数初值,则当正在计数的一轮结束并输出一个CLK周期的负脉冲后,将以新的初值进行计数。8253方式2三种情况时序波形:4.方式3(方波发生器)当控制字写入后,OUT输出高电平。写入计数初值后,下一个CLK的下降沿将计数初值装入减1计数器,并开始减1计数,当计数到一半时,OUT端变为低电平。减1计数寄存器继续作减1计数,计数到0时,OUT端变为高电平。之后,周而复始地自动进行计数过程。当计数初值为偶数时,OUT输出对称方波;当计数初值为奇数时,OUT输出不对称方波。在计数过程中,若GATE变为低电平,则停

8、止计数;当GATE由低变高时,则重新启动计数过程。如果在输出为低电平时,门控信号GATE变为低电平,减1计数器停止,而OUT输出立即变为高电平。在GATE又变成高电平后,下一个时钟脉冲的下降沿,减1计数器重新得到计数初值,又开始新的减1计数。在计数过程中,如果写入新的计数值,那么,将不影响当前输出周期。但是,如果在写入新的计数值后,又受到门控上升沿的触发,那么,就会结束当前输出周期,而在下一个时钟脉冲的下降沿,减

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。