计算机原理2_数字电子基础2_信息 ppt课件.ppt

《计算机原理2_数字电子基础2_信息 ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2.2组合逻辑电路学习要点：组合电路的分析方法和设计方法加法器、编码器、译码器等中规模集成电路的逻辑功能和使用方法两种类型数字电路数字电路组合逻辑电路时序逻辑电路组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）2.2.1组合逻辑电路的分析逻辑图逻辑表达式11最简与或表达式化简22从输入到输出逐级写出最简与或表达式3真值表34电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4逻辑图逻辑表达式例：最简与或表达式真值表用与非门实现电路的输出Y只与输入A、

2、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。电路的逻辑功能真值表电路功能描述例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。1穷举法122逻辑表达式2.2.2组合逻辑电路的设计3卡诺图最简与或表达式化简45逻辑变换6逻辑电路图3化简411

3、1Y=AB+AC56练习一个计算机操作码形成电路，当ABC=000时，输出停机码00；当只有A=1时，输出加法操作码01；当只有B=1时，输出减法操作码10；当只有C=1时，输出乘法操作码11；其它输入状态不允许出现，试画电路的逻辑图。有三个输入端ABC，有两个输出端Y1、Y0；1、列真值表ABC+ABC+ABC+ABC=0111001XXXXXXXX00∑（m3，m5，m6，m7，）=0ABCY1Y00000010100111001011101112、约束项(无关项)的表示当限制某些输入变量的取值不能出现时，可以用它们对应的最小项恒等于0来表示。本例的约束项为或：或：ABC=0ABC=

4、0ABC=0ABC=03、写逻辑函数式Y1=m1+m2Y0=m1+m4约束项：m3+m5+m6+m7=01、利用无关项化简上例逻辑函数Y1=B+CY0=A+CY1ABC01000111100XX01XXY0ABC010001111011XX0XX10已知Y1=m1+m2Y0=m1+m4约束项：m3+m5+m6+m7=02、画逻辑图利用无关项化简的逻辑函数是否符合原功能要求?Y1=B+CY0=A+C001110xx01xxxxxxABC000001010011100101110111≥1ABY1≥1Y0C验算1、半加器半加器和全加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半

5、加器。加数本位的和向高位的进位2.2.3常用组合逻辑部件2、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。全加器的逻辑图和逻辑符号实现多位二进制数相加的电路称为加法器。1、串行进位加法器二、加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。2、并行进位加法器（超前进位加法器）进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式超前进位发生器

6、加法器的级连集成二进制4位超前进位加法器Avotingsystemusingfull-addersandparallelbinaryadders译码器二进制译码器二-十进制译码器显示译码器DECODERAnApplicationAsimplifiedcomputerI/Oportsystemwithaportaddressdecoderwithonlyfouraddresslinesshown.把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。一、二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或

7、为0），其余全为0（或为1）。1、3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号逻辑表达式逻辑图电路特点：与门组成的阵列2、集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、　、　为选通控制端。当G1＝1、　　　　时，译码器处于工作状态；当G1＝0、　　　　　时，译码器处于禁止状态。真值表输入：自然二进制码输出：低电平有效3、74LS138的级联DECODERAnAp