第五章 半导体存储器及接口技术liu ppt课件.ppt

第五章 半导体存储器及接口技术liu ppt课件.ppt

ID:59237268

大小:664.50 KB

页数:37页

时间:2020-09-26

第五章 半导体存储器及接口技术liu ppt课件.ppt_第1页
第五章 半导体存储器及接口技术liu ppt课件.ppt_第2页
第五章 半导体存储器及接口技术liu ppt课件.ppt_第3页
第五章 半导体存储器及接口技术liu ppt课件.ppt_第4页
第五章 半导体存储器及接口技术liu ppt课件.ppt_第5页
资源描述:

《第五章 半导体存储器及接口技术liu ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、5.3半导体存储器接口设计5.3.1存储芯片的选择5.3.2存储器的地址分配5.3.3存储器的地址译码5.3.4存储器与CPU的信号连接5.3.5存储器接口设计举例达到目标:地址译码方式的选择及硬件设计;存储器芯片的三类总线AB、DB、CB与CPU的硬件连接。半导体存储器接口设计需解决两个问题:1如何选芯片2如何设计存储器与CPU的接口电路三类总线AB、DB、CB与CPU的硬件连接5.3.1存储芯片的选择1存储芯片类型的选择2存储芯片数量的确定1存储芯片类型的选择根据所下达的任务要求及市场常见的存储

2、芯片情况,要构成一个满足特定存储要求的存储系统,应根据实际需要、用途、CPU读写速度、性价比等选择合适的存储器芯片。一般要考虑存储芯片的型号、容量、功耗、供电电压、读写速度、价格等因素;一般情况下,一个系统ROM、RAM均有;对于固定的程序、数据表格应选ROM芯片;需要暂存数据,且具有读写功能应选RAM芯片:要求容量较小,速度较高的场合,应选SRAM;要求容量较大,应选DRAM,以减少系统体积,降低成本。2存储芯片数量的确定(1)位扩充----8088:凑成标准的8位数据位8086:凑成标准的16位

3、数据位非标准存储芯片:2114(1K×4)→8K×8标准存储芯片:2716(2K×8)→8K×8实现方法:用位数不同的存储器芯片构成8位/16位的存储系统,采用位并联方法,即用若干个位数较少的芯片并连在一起构成存储系统。(1)位扩充(2)字扩充与存储芯片以及8088/8086的数据线DB的位数有关位扩充:2片位扩充:1片8088:8位8086:16位CPU标准:8位非标准:不定存储芯片存储系统的位扩充实例1K×1→1K×8位扩充:各个芯片的数据位与CPU的数据总线依次连接。CPUDIDIDIDIDI

4、DIDIDID0DID2D3D4D5D6D78片存储系统的位扩充与CPU连接示意图(2)字扩充----扩充存储系统的容量。实现方法:由容量较小的存储芯片构成容量较大的存储系统,采用地址串联法。与存储芯片以及8088/8086的地址线AB的位数有关CPU:20位存储芯片:不定。与芯片AB的位数有关。A0~A10存储器的地址分配6116(2K×8)构成(8K×8)的存储系统6116:AB--11位CPU:AB--20位1步:各个6116的A0~A10依次并联再与CPU的A0~A10依次连接。各芯片地址空

5、间重叠。(000H-7FFH)2步:CPU剩余地址线的处理经地址译码电路进行地址重新分配。各芯片地址空间不重叠。(1片:0000H-07FFH)(2片:0800H-0FFFH)(3片:1000H-17FFH)(4片:1800H-1FFFH)4片存储芯片数量的确定小结在构成一个实际的存储器时,往往需要同时进行位扩展和字扩展才能满足存储容量的需求。要构成一个容量为MN位的存储器,若使用pk位的芯片(p

6、2存储器的地址分配5.3.3存储器的地址译码1地址译码实现电路2地址译码实现方案1地址译码实现电路(1)采用逻辑电路实现译码利用电子技术的知识:组合逻辑电路实现译码。(2)采用译码器实现译码74LS138、74LS139、74LS156等。例:用6116(2K×8)构成(8K×8)的存储系统,且存储 系统地址范围为00800H~027FFH.需要的存储器芯片数量==8*8/2*8=4片1K=210:A0~A9,000H~3FFH2K=211:A0~A10,000H~7FFHA10----------

7、----------A0A13-A11A19----A14片选地址与译码有关片内地址与6116的AB有关地址分配:确定每个存储芯片所占的地址范围。A10------------------A0A13-A11A19----A14片选地址与译码有关片内地址与DB相连A11A12A136116(2K×8)构成(8K×8)存储系统之 译码电路硬件设计/CS1/CS2/CS3/CS42地址译码实现方案(1)全地址译码方式(2)部分地址译码方式(3)线性地址译码方式三种译码方式各有优缺点,应用中视实际情况选择具

8、体的译码方式。(1)全地址译码方式定义:构成存储器时要使用全部地址线。CPU所有的高位地址线用来作为译码器的输入,CPU所有的低位地址线用来作为存储芯片的地址输入线。Eg:CPU的A0~A10与各个6116的A0~A10依次连接。CPU的A11~A19作74LS138的输入。特点:电路较复杂;存储器芯片上每一个单元在整个内存空间中具有唯一的一个地址。地址空间连续不重叠。6116(2K×8)构成(8K×8)存储系统/CS1/CS2/CS3/CS4A0-A108088与6

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。