整理版集成电路题目.doc

《整理版集成电路题目.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、一、填空1、CMOS逻辑电路中NMOS管是增强型，PMOS管是增强型；NMOS管的体端接地，PMOS管的体端接VDD。2、CMOS逻辑电路的功耗由3部分组成，分别是动态功耗、开关过程中的短路功耗和静态功耗；增大器件的阈值电压有利于减小短路功耗和静态功耗。3、饱和负载NMOS反相器的3个主要缺点是：输出高电平有阈值损失、输出低电平不是0，与比例因子Kr相关、输出低电平时有静态功耗。4、三态输出电路的3种输出状态是：（高电平），（低电平）和（高阻态）。2、CMOS工艺可分为p阱、n阱、双阱三种。在CMOS工艺中，N阱里形成的晶体管是PMO

2、S3、通常情况下，在IC中各晶体管之间是由场氧来隔离的；该区域的形成用到的制造工艺是氧化工艺。4、集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指光刻，包括晶圆涂光刻胶、曝光、显影、烘干四个步骤；其中曝光方式包括①接触式、②非接触式两种。5、阈值电压VT是指将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS区间分成耗尽型、增强型两种。降低VT的措施包括：降低杂质浓度、增大Cox两种。1．写出传输门电路主要的三种类型和他们的缺点：（1）NMOS传输门，缺点：不能正确传输高电平；（2）

3、PMOS传输门，缺点：不能正确传输低电平；（3）CMOS传输门，缺点：电路规模较大。2、对于一般的动态逻辑电路，逻辑部分由输出低电平的NMOS网组成，输出信号与电源之间插入了栅控制极为时钟信号的PMOS,逻辑网与地之间插入了栅控制极为时钟信号的NMOS二、简答题1.为什么的PMOS尺寸通常比NMOS的尺寸大？答：1）电子迁移率较大，是空穴迁移率的两倍，即μN=2μP。2）根据逻辑阈值与晶体管尺寸的关系VM∝WP/WN，在VM较大的取值范围中，WP〉WN。2.什么是器件的亚阈值特性，对器件有什么影响？答：器件的亚阈值特性是指在分析MOS

4、FET时，当Vgs

5、减少的现象。影响：由于受栅控制的耗尽区电荷不断减少，只需要较少的栅电荷就可以达到反型，使阈值电压降低；沟道变短使得器件很容易发生载流子速度饱和效应。4.请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。答：对于PMOS晶体管，通常情况下衬底和源极都接最高电位，衬底偏压，此时不存在衬偏效应。而当PMOS中因各种应用使得源端电位达不到最高电位时，衬底偏压>0，源与衬底的PN结反偏，耗尽层电荷增加，要维持原来的导电水平，必须使阈值电压（绝对值）提高，即产生衬偏效应。影响：使得PMOS阈值电压向负方向

6、变大，在同样的栅源电压和漏源电压下其漏源电流减小5.什么是沟道长度调制效应，对器件有什么影响？答：MOS晶体管存在速度饱和效应。器件工作时，当漏源电压增大时，实际的反型层沟道长度逐渐减小，即沟道长度是漏源电压的函数，这一效应称为“沟道长度调制效应”。影响：当漏源电压增加时，速度饱和点在从漏端向源端移动，使得漏源电流随漏源电压增加而增加，即饱和区D和S之间电流源非理想。6.为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？答：晶体管开通后，其漏源电流随着漏源电压而变化。当漏源电压很小时，随着漏源电压的值的增大，沟道内电

7、场强度增加，电流随之增大，呈现非饱和特性；而当漏源电压超过一定值时，由于载流子速度饱和（短沟道）或者沟道夹断（长沟道），其漏源电流基本不随漏源电压发生变化，产生饱和特性。7、CMOS逻辑电路的功耗来源，及各自成因？答：（1）动态功耗：负载电容充、放点所消耗的功耗。（2）开关过程中的短路功耗：输入信号上升或下降过程中，直流导通电流引起的功耗。（3）静态功耗：由泄漏电流导致的功耗。8、什么叫上拉，下拉开关？答：在CMOS反相器中，NMOS管导通的作用是把输出拉到低电平，因此叫下拉开关。PMOS管导通的作用是把输出拉到高电平，因此叫上拉开关

8、。把单个NMOS管和PMOS管换成一定串、并联关系。NMOS逻辑块叫下拉开关网络。PMOS逻辑块叫上拉开关网络。9.什么是CMOS电路？简述CMOS反相器的工作原理及特点。答：CMOS电路是指由NMOS和PMOS所组成的