直接数字频率合成器(DDS+PLL)ppt课件.ppt

直接数字频率合成器(DDS+PLL)ppt课件.ppt

ID:59187627

大小:491.00 KB

页数:51页

时间:2020-09-26

直接数字频率合成器(DDS+PLL)ppt课件.ppt_第1页
直接数字频率合成器(DDS+PLL)ppt课件.ppt_第2页
直接数字频率合成器(DDS+PLL)ppt课件.ppt_第3页
直接数字频率合成器(DDS+PLL)ppt课件.ppt_第4页
直接数字频率合成器(DDS+PLL)ppt课件.ppt_第5页
资源描述:

《直接数字频率合成器(DDS+PLL)ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、直接数字频率合成技术 (DDS)比赛中用到的波形发生器波形是信息和能量的载体,它无处不在.历来的賽题中,绝大部分都直接和间接地与波形发生器有关.例如:1,要求制作一个信号源如第二届的”实用信号源的设计和制作”,第六届的”射频振荡器制作”,第五届的“波形发生器”等2,賽题中,需要用到信号源如数据采集,无线电接收,元件参数测试仪,频率计,频率特性测试仪等.DDS技术是一种先进的波形产生技术,已经在实际中获得广泛应用,在比赛中也应该优先考虑采用.频率综合技术概述频率可变的振荡源通过改变R,L,C元件参数改变正弦振荡的频率通过改变充放电电流改变振荡频率改变R改变L改变C改变电流压控振荡器VCO用

2、斜波扫描电压(流)控制产生扫频振荡器用于频率稳定度和精度仪器不高的场合频率合成技术间接合成法------锁相环PLL直接模拟合成法(早期的直接合成法)------通过模拟电路实现多级的连续混频分频,获得很小的频率步进,电路复杂,不易集成直接数字合成法------DDSVCO--用电压(流)控制振荡频率改变R改变L改变C改变电流频率综合技术概述开环VCO的频率稳定度和频率精度较低PLL使输出频率的稳定度和精度,接近参考振荡源(通常用晶振)PLL框图如下:PLL的构成在反馈环路中插入频率运算功能,即可改变PLL的输出频率.有三种频率运算方式:倍频分频混频分别进行频率的×,÷,±运算上述运算由

3、模拟和数字电路混合实现,由数字鉴相器,数字分频器,压控振荡器和模拟环路滤波器组成.输出频率分别为参考频率的N倍,1/N,±FLPLL为了使输出频率有更高的分辨率,常用到多环频率合成和小数分频等技术.随着频率分辨率的提高,PLL的锁定时间也越长,频率变化越慢.DDS1971年,由J.Tierney和C.M.Tader等人在“ADigitalFrequencySynthesizer”一文中首次提出了DDS的概念,DDS或DDFS是DirectDigitalFrequencySynthesis的简称通常将此视为第三代频率合成技术.它突破了前两种频率合成法的原理,从”相位”的概念出发进行频率合成

4、.这种方法不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位.还可以用DDS方法产生任意波形(AWG)DDS原理工作过程为:1,将存于数表中的数字波形,经数模转换器D/A,形成模拟量波形.2,两种方法可以改变输出信号的频率:(1),改变查表寻址的时钟CLOCK的频率,可以改变输出波形的频率.(2),改变寻址的步长来改变输出信号的频率.DDS即采用此法.步长即为对数字波形查表的相位增量.由累加器对相位增量进行累加,累加器的值作为查表地址.3,D/A输出的阶梯形波形,经低通(带通)滤波,成为质量符合需要的模拟波形.累加器的工作示意图设相位累加器的位宽为2N,Sin表的大小为2p,累加器

5、的高P位用于寻址Sin表.时钟Clock的频率为fc,若累加器按步进为1地累加直至溢出一遍的频率为若以M点为步长,产生的信号频率为M称为频率控制字该DDS系统的核心是相位累加器,它由一个加法器和一个位相位寄存器组成,每来一个时钟,相位寄存器以步长增加,相位寄存器的输出与相位控制字相加,然后输入到正弦查询表地址上。正弦查询表包含一个周期正弦波的数字幅度信息,每个地址对应正弦波中0~360o范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度的数字量信号,驱动DAC,输出模拟量。相位寄存器每经过2N/M个fc时钟后回到初始状态,相应地正弦查询表经过一个循环回到初始位置,整个DDS系统

6、输出一个正弦波。输出正弦波周期为频率为频率控制字与输出信号频率和参考时钟频率之间的关系为:其中N是相位累加器的字长。频率控制字与输出信号频率成正比。由取样定理,所产生的信号频率不能超过时钟频率的一半,在实际运用中,为了保证信号的输出质量,输出频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。在图中,相位累加器输出位并不全部加到查询表,而要截断。相位截断减小了查询表长度,但并不影响频率分辨率,对最终输出仅增加一个很小的相位噪声。DAC分辨率一般比查询表长度小2~4位。通常用频率增量来表示频率合成器的分辨率,DDS的最小分辨率为这个增量也就是最低的合成频率。最高的合成频率受奈

7、奎斯特抽样定理的限制,所以有与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频,这是DDS的一个突出优点,用于扫频测量和数字通讯中,十分方便。DDS这种技术的实现依赖于高速数字电路的产生,目前,其工作速度主要受D/A变换器的限制。利用正弦信号的相位与时间呈线性关系的特性,通过查表的方式得到信号的瞬时幅值,从而实现频率合成。DDS具有超宽的相对宽带,超高的捷变速率,超细的分辨率以及相位的连续性,可编程全数字化,以及可方便实现

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。