西安邮电大学体系结构试卷.doc

《西安邮电大学体系结构试卷.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机科学系《计算机系统结构》期末考试试卷（A卷）   一 单选题：(10分，每题1分) 1、 ."启动I/O"指令是主要的输入输出指令，是属于（ B ） A.目态指令  B.管态指令  C.目态、管态都能用的指令  D.编译程序只能用的指令 2、 输入输出系统硬件的功能对(B )是透明的 A.操作系统程序员  B.应用程序员  C.系统结构设计人员  D.机器语言程序设计员 3、 全相联地址映象是指（A） A.任何虚页都可装入主存中任何实页的位置       B.一个虚页只装进固定的主存实页位置 C.组之间固定，组内任何虚页可装入任何实页位置   D.组间可任意装入，组内是固定装

2、入 4、 ( C ) 属于MIMD系统结构 A.各处理单元同时受一个控制单元的管理  B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统        D.阵列处理机 5、 多处理机上两个程序段之间若有先写后读的数据相关，则（B ） A.可以并行执行  B.不可能并行  C.任何情况均可交换串行  D.必须并行执行 6、 计算机使用的语言是（B） A.专属软件范畴，与计算机体系结构无关   B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境       D.属于符号化的机器指令 7、 指令执行结果出现异常引起的中断是（C ） A.输入/输出中

3、断  B.机器校验中断  C.程序性中断  D.外部中断 8、 块冲突概率最高的Cache地址映象方式是（A ） A．直接  B．组相联  C．段相联  D．全相联 9、 组相联映象、LRU替换的Cache存储器，不影响Cache命中率的是(B ) A．增大块的大小  B．增大主存容量  C．增大组的大小  D．增加Cache中的块数 10、 流水处理机对全局性相关的处理不．包括（C） A.猜测法  B.提前形成条件码  C.加快短循环程序的执行  D.设置相关专用通路二．填空 1、 数据通路宽度就是  数据总线上一次并行传送的信息位数  。 2、 计算机仿真用   微程序   解

4、释，计算机模拟用  机器语言  解释 3、 阵列处理机按存贮器的组成方式可分为两种构形,分别为: 分布式存储器      和   集中共享式        。 4、 按弗林的观点，计算机系统可分为   SISD         、    SIMD         、 MISD       和   MIMD      四大类 5、 浮点数尾数的下溢处理方法有：  截断法, 舍入法, 恒置1法, 查表舍入法  。 6、 流水线消除速度瓶颈的方法有瓶颈子过程_ 拆分_和瓶颈子过程_并联_   ____两种。 7、 具有相同“系统结构”（如指令系统相同）的计算机可以因为速度要求等因素的不同

5、而采用   计算机组成   。 8.在非线性流水线机器中, 可能发生的数据相关有:  先读后写相关 ,  写写相关   和  先写后读相关    。 8、 互连网络的交换方法主要有线路交换、包交换、线路/包交换，SIMD互连网络多采用   线   交换，多处理机常采用   包    交换。 9、 Cache存储器写操作时，只写入Cache，仅当需要块替换时，才将其写回主存，称这种修改主存块内容的方法为__写回法____。 三 简答题：（40分，每题4分） 1． 计算机系统结构研究的是什么？ 软、硬件之间的功能分配以及对传统机器级界面的确定。 2．  计算机组成和计算机实现有什么关系

6、？ 计算机组成指的是计算机系统结构的逻辑实现。计算机实现指的是计算机组成的物理实现。计算机组成和计算机实现关系密切, 有人将它们和称为计算机实现。 3． 器件的发展对系统结构的影响？ 器件的发展改变了逻辑设计的传统方法。器件的发展也使系统结构的“下移”速度加快。器件的发展还促进了算法、语言和软件的发展。 4． 解决计算机主存与CPU的速度差对机器性能的影响，可采用哪些解决方法?  设置Cache, 采用并行主存系统 5. 简述设计RISC结构使用的基本技术。  (1)按设计RISC的一般原则来设计 (2)逻辑实现上采用硬联和微程序相结合 (3)设置大量工作寄存器并采用重叠寄存器窗口

7、 (4)指令用流水和延迟转移 (5) 采用Cache《计算机系统结构优化设计编译系统 6. 什么是软件的可移植性? 软件不修改或只经少量修改就可由一台机器移植到另一台机器上运行 7. 请解释说明常用的4种基本单级互联网络. 立方体单级网络, PM2I网络, 混洗交换单级网络, 蝶形单级网络 8. 什么是中断响应次序和处理次序? 中断响应次序是在同时发生多个不同种类的中断请求时,中断响应硬件中排队器所决定的响应次序. 处理次序是各个中断请求实际被处理完毕的顺序. 9.