立体液晶显示器设计.pdf

立体液晶显示器设计.pdf

ID:59053530

大小:209.81 KB

页数:5页

时间:2020-09-14

立体液晶显示器设计.pdf_第1页
立体液晶显示器设计.pdf_第2页
立体液晶显示器设计.pdf_第3页
立体液晶显示器设计.pdf_第4页
立体液晶显示器设计.pdf_第5页
资源描述:

《立体液晶显示器设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、立体液晶显示器设计立体液晶显示器是近年来新出现的虚拟现实显示设备,它真实地再现场景的三维信息,显示具有纵深感的图像。其最大特点就是观察者无需使用任何附加设备,直接用肉眼就可看到屏幕上显示的立体图像。观测者可以更容易、更快速地理解真实的景深信息,更全面、更直观地洞察图像空间位置的实际分布状况。目前,国内外的自由立体液晶显示方式通常采用计算机采集图像并存储,处理后输出到液晶屏驱动电路板,然后通过板载模数转换模块等处理后在液晶屏显示立体图像。这种方式主要由计算机进行图像采集和处理,其开发周期短,但成本较高,体积较

2、大,且需要液晶屏厂商提供驱动电路板。因此,本文以FPGA为核心,设计并开发了一套专用于立体液晶显示的图像采集和显示系统,可广泛应用于立体显微、测绘领域、工程设计、军事指挥等各个方面,有望形成产业规模。1方案设计人们通常是两眼同时观看物体。由于两只眼睛视轴的间距(约65mm)及同一物体在两眼的构像不一致形成的生理视差,使得左眼和右眼所接收到的视觉图像不同。而大脑通过眼球的运动、调整,综合这两幅图像的信息,产生立体感。本设计通过两个完全相同的摄像机,使两个图像平面位于同一平面Q,两机坐标轴平行,水平轴重合。通过

3、两摄像头模拟人眼视差来恢复物体的深度信息。视差越大说明物体离透镜的距离越近;反之,则越远[1]。立体图像获取及显示系统框图如图1所示。CMOS双摄像头严格水平放置,获取立体图像对。数字图像数据并行进入FPGA,利用片上RAM作帧缓存,然后由FPGA中的图像处理模块模拟大脑对两眼图像的综合处理,按照VGA时序输出到液晶屏显示。1/5采用松下10.4英寸工控液晶屏EDTCB03Q2F,其接口为TTL电平,可用FPGA直接驱动,分辨率为640×480像素,色彩为262K(6bit/color),工作电压3.3V。

4、以OmniVision公司的OV9620这一较为典型的彩色1/2英寸CMOS图像传感器模块作为核心,实现双芯片成像系统。该芯片采用Bayer模式滤波,其中有1310720个有效像素,其他像素用于黑电平补偿和内插。它支持SXGA和VGA两种模式,支持摄像和快拍,带有光学黑电平校正、可编程/自动曝光和增益控制、可编程白平衡控制、水平和垂直次采样(4:2和4:2),可编程设定成像窗口和帧传输速率。内部集成了SCCB控制接口便于访问其57个片内寄存器,以实现对图像传感器芯片各种工作状态参数的设定[2]。采用FPGA

5、实现数据的采集、处理及作为液晶屏的显示接口。相对普通微处理器,FPGA时钟频率高、接口多,满足高速数据传输需要;相对DSP而言,用户I/O较多,不需扩展即可实现数据实时采集和输出,且便于实现外加存储器扩展。采用Xilinx公司的spartan3系列XC3S1000,系统门级为1000K,片上分布式RAM为120Kbit,分块RAM为432Kbit。用户I/O共391个,片上锁相环(DCM)4个[3]。它输出红、绿、蓝各6位信号,时钟信号、行/场同步信号以及复合消隐信号在液晶屏显示。2系统实现2.1双摄像头成

6、像系统设计该成像系统主要由两个CMOS图像传感器、外围控制电路和光学镜头组成。系统设计的主要任务是:(1)通过对管脚信号的控制设置成像系统的工作状态,输出VGA模式;(2)2/5提供系统的工作时钟信号,保证两个摄像头工作时钟严格同步;(3)为系统提供稳定的工作电源和电平设置;(4)光学镜头的设计。CMOS芯片为TTL电平接口,与FPGA兼容,其输出数据格式如表1所示。它输出10位并行红、绿、蓝信号,行、场同步信号,时钟信号供FPGA采集。2.2FPGA设计FPGA作为整个图像系统的控制核心,实现数据采集接口

7、及立体图像合成的功能。采用Top-down设计方法,首先划分为不同的功能模块,用VHDL语言进行行为级设计,然后采用原理图进行顶层设计,经过编程、综合、仿真和实现,最后在电路板上进行验证。2.2.1VGA控制信号的产生模块参照VESAVGA标准,像素时钟频率为25.175MHz,行频为31.469kHz,每行包括800点,其中有效显示640点,行同步时间96点,行消隐前肩16点,行消隐后肩48点,共160点行消隐期;场频(刷新率)为59.94Hz,每场有525行,其中有效显示480行,场同步时间2行,场消隐

8、前肩11行,场消隐后肩32行,共45行[4]。像素时钟由FPGA外接50MHz晶振二分频得到,作为液晶屏驱动控制信号发生的基准,行频和场频相与得到数据有效信号(DE)。2.2.2脉冲噪声处理数字图像的噪声主要来源于图像的获取和传输过程。在成像阶段,因为成像系统的散焦、成像中的短暂停留、成像器材的固有缺陷等带来传感器噪声;在传输过程中的噪声主要因为电子电路噪声以及数据传输环境的不理想。这样,造成图像退化的主要因素为

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。