第3章 计算机的组成和设计技术(3.1--3.4)ppt课件.ppt

第3章 计算机的组成和设计技术(3.1--3.4)ppt课件.ppt

ID:59018370

大小:423.00 KB

页数:48页

时间:2020-09-26

第3章 计算机的组成和设计技术(3.1--3.4)ppt课件.ppt_第1页
第3章 计算机的组成和设计技术(3.1--3.4)ppt课件.ppt_第2页
第3章 计算机的组成和设计技术(3.1--3.4)ppt课件.ppt_第3页
第3章 计算机的组成和设计技术(3.1--3.4)ppt课件.ppt_第4页
第3章 计算机的组成和设计技术(3.1--3.4)ppt课件.ppt_第5页
资源描述:

《第3章 计算机的组成和设计技术(3.1--3.4)ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第3章计算机的组成和设计技术3.1典型的计算机组成图3.1典型计算机组成逻辑框图3.1.1系统总线其中:系统总线包括地址总线(addressbus),单向传输记为An-1An-2...A1A0。或A[n-1..0]、An-1-0等三种表示方法数据总线(databus),并且是双向传输的记为Dm-1Dm-2...D1D0。或D[m-1..0]、Dm-1-0等三种表示方法读数据:当CPU要从存贮器中读取数据时,它首先把存贮器的地址输出到地址总线上,然后发出读数据的控制命令。此后被地址总线选中的存贮单元便把数据输出到数据总线上,这样CPU就可以从数据总线上读取数据。。写数据:当CPU要把数据写入存贮

2、器时,CPU首先把准备要写入的存贮器单元地址输出到地址总线上,然后输出数据到数据总线上,仅接着发出写数据的控制命令。此后被地址总线所选中的存贮单元就写入了这一组数据。对I/O设备读写数据的过程也是类似。控制总线:是单根控制信号的集合。这些信号用来指示数据是要读入CPU还是要从CPU写出,CPU是要访问存贮器还是I/O设备,I/O设备或存贮器已准备就绪可以传送数据等···。层次的总线一个系统可能有分层次的总线。例如,它可能使用地址、数据和控制总线来访问存贮器和I/O控制器。I/O控制器可能依此使用第二级总线来访问所有的I/O设备。第二级总线通常称为I/O总线(I/Obus)或者局部总线(loca

3、lbus)。PCI总线是一种通常用于现代微机的局部总线(见图3.2)。最基本的控制信号:R/W'(Read/Write',存贮器的读/写控制命令,且该信号高电平为读有效,反之为写有效)。IO/M′(IO/Memory′,访问存贮器或访问IO控制命令,且该信号高电平为访问IO设备,反之为访问存贮器)。Ready(I/O设备是否已经就绪,高电平表示已经就绪)。控制信号线主要是单向的,少数是双向控制的(最典型的有拨号上网)。3.1.2现代PC机中常见的系统总线PC机从诞生之日起,就采用了总线结构方式和标准接口技术(详见8.2)。根据各段时期微机发展和应用的需要与时俱进地开发并引入各种先进的总线及接口

4、技术。为解决系统瓶颈和提高整机系统的性能起了十分重要的作用。接口是指CPU或主存与外围设备之间通过总线进行连接的逻辑部件,又称为I/O设备适配器。现代PC机通常采用分层次的总线结构主板上芯片组(又称为南桥和北桥)决定了主板的主要性能。在分层次的总线控制方式:第一层(包括地址、数据、控制三类总线)由CPU直接控制(连接北桥)。第二层(也是包括地址、数据、控制三类总线,主要是I/O总线)由南桥控制,又称为I/O总线。通俗地说:“上北下南”意即上层是北桥(MCH,MemoryControllerHub,内存控制集线器,又称内存控制中心),而下层是南桥(ICH,I/OControllerHub,输入/

5、输出控制集线器,又称输入/输出控制中心)总的原则是北桥连接并控制着高速的部件,南桥连接并控制着较低速和低速的部件,图3.2所示的I915/ICH6R芯片组结构框就显示了这一特征。CPU同样是使用地址、数据和控制总线来访问存贮器和I/O控制器,I/O控制器依此使用第二层总线来访问所有的I/O设备。3.1.3指令周期取出并执行完成一条指令最基本的步骤:●读取指令:CPU要从存贮器读取指令●指令译码:然后将指令译码辨明它取的是哪一条指令。●行执指令:最后,它完成必要的操作来行执指令(当然在指令执行周期中还要包括一个附加的步骤来存贮操作结果。为把问题简单化些,我们把该操作当作执行功能的一部分)。而每一

6、个步骤——取指、译码和执行都包括一个或多个微操作,详述如下:CPU从存贮器中读取指令CPU从存贮器读数据时序图CPU从存贮器中读取指令描述如下CPU要留出充足的时间(适当的延时,见图3.4)来为访问存贮器所需的地址译码和读取指令。为此,CPU就在控制总线上发出一个读(READ)控制信号。根据CPU的不同,读信号可能是高电平有效(逻辑1)。也可能是低电平有效(逻辑0),我们常用R/W'。当CPU发出R/W'=1后,存贮器子系统就把要取的指令码放到数据总线上,CPU就从数据总线上读取该数据并且将它存贮在其内部的某个寄存器中(非常简单CPU存贮在DR中,见图4.14)。至此,CPU已经取得了指令。其

7、次,CPU对这条指令进行译码。每一条指令都是由不同的操作序列集合来执行。当CPU对该指令译码时,它确定处理的是哪一条指令,以便选择正确的操作序列去执行。这一步完全在CPU内部完成,不需要使用系统总线,但要使用CPU的内部总线。最后,CPU执行该指令。指令不同,这些的操作序列集合也不相同。执行过程可以是从存贮器读取数据,写数据到存贮器,读或写数据到I/O设备,执行CPU内部的操作或者执行多个上述操作

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。