第3章第5节 含中规模集成电路的分析ppt课件.ppt

《第3章第5节 含中规模集成电路的分析ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、3.5含中规模集成电路的时序逻辑电路分析存储单元计数器、移位寄存器、通用寄存器组合逻辑电路译码器、数据选择器触发器的输出作为组合电路的控制输入。分析过程：作出与计数器、移位寄存器等模块的状态有关的组合逻辑电路真值表；作出计数器、移位寄存器等模块本身的状态图。将对应的组合输出填到状态图上构成完整的状态图。2011/11/9Qinwenhu1例分析下图电路，画出状态图Q0Q1Q2Q3D0D1D2D3DsrS/LCRGnd‘1’1Y2YD0D1D2D3D0D1D2D3A1A0GndZ2011/11/9Qinwenhu22011/11/9Qinwenhu3A1（Q

2、2)A0（Q1)1Y00D0（/Q0)01D1(Q0)10D2（/Q0)11D3（Q0)移位寄存器真值表Q0n+1Q1n+1Q2n+1Q3n+11YQ0Q1Q210000100001010010000Q2Q1Q01y2y00010001010100001110100101010111000111102011/11/9Qinwenhu4状态图000Q0Q1Q2100010001101011110111/Z/0/1/0/0/0/0/1/02011/11/9Qinwenhu53.6时序逻辑电路的设计设计过程逻辑功能-状态图-状态转换真值表-逻辑方程组-逻辑电路图

3、状态图有繁有简（一般存在状态简化问题）状态的等价与简化2011/11/9Qinwenhu6状态等价与简化输入信号序例输出信号序例输入信号序例输出信号序例如果任何输入相同，输出相同，则称A=B，状态等价。等价可以合并。实际处理：1）A,B在任何输入条件下的输出是否相同，如果不同，则AB;如果相同，则判断A,B次态是否相同，相同A=B；不同，进一步判断。AB2011/11/9Qinwenhu7例，简化下图的初始状态图ABCDEFGH01010101010101012011/11/9Qinwenhu8状态表PSNSOutX=0X=1X=0X=1AAB00BCD

4、00CEF00DGH00EAB00FCD00GEF00HGH01从表中可以看出A与E;B与F;C与G等价2011/11/9Qinwenhu9状态等价PSNSOutX=0X=1X=0X=1AAB00BCD00CEF00DGH00HGH01E->A;F->B;G->C2011/11/9Qinwenhu10状态等价PSNSOutX=0X=1X=0X=1AAB00BCD00CAB00DCH00HCH01C->A2011/11/9Qinwenhu11状态等价PSNSOutX=0X=1X=0X=1AAB00BAD00DAH00HAH01C->A2011/11/9Qin

5、wenhu12新状态图ABDH000110112011/11/9Qinwenhu133.6.2状态编码的原则和概念概念给每个状态指定一个代码。原则可读性可操作性可测试性、安全性特殊性电路简单2011/11/9Qinwenhu143.6.3时序逻辑电路设计举例例1设计出1个1111序列检测器，连续出现4个或4个以上1信号时，检测出1CPXZ2011/11/9Qinwenhu15分析：定义状态：输入X输出ZA:初态；Z=0（观察时刻以前还没有到过连续的1）B:有1个1；Z=0（观察时刻以前到过1个连续的1）C:连续2个1；Z=0（观察时刻以前到过2个连续的1）

6、D:连续3个1；x=0;Z=0（观察时刻以前到过3个连续的1）x=1;Z=12011/11/9Qinwenhu16状态图ABCD0/0X/Z1/01/01/01/01/00/00/00/00/01/12011/11/9Qinwenhu17状态表PSNSOutX=0X=1X=0X=1AAB00BAC00CAD00DAD012011/11/9Qinwenhu18状态编码用Q1Q2编码：StateQ1Q2A00B01C10D11PSQ1Q2NSOutX=0X=1X=0X=1000001000100100010001100110011012011/11/9Qinw

7、enhu19卡若图00000111Q1Q2X010001011110D1=Q1X+Q2X00001011Q1Q2X010001011110D2=Q1X+Q2X00000010Q1Q2X010001011110Z=Q1Q2X2011/11/9Qinwenhu20逻辑图2011/11/9Qinwenhu21波形图（静态）2011/11/9Qinwenhu22波形图（时序）2011/11/9Qinwenhu23序列信号发生器的另一种设计在通信和仪器中常用到序列信号，序列信号发生器常用移位寄存器实现。结构如下图所示。反馈网络移位寄存器在确定了移位寄存器的位数后，只

8、须设计反馈网络。即只须设计最左边的触发器的激励方程。2011/11