计组第3章-1存储-白4版ppt课件.ppt

《计组第3章-1存储-白4版ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机组成原理第5章计算机存储系统7/28/202115.1计算机存储系统概述1.存储器分类（P65）1)基本概念存储元(存储位元)→存储单元→存储体→存储器存储字→字地址只读←→可读写，易失性←→非易失性2)分类方法（P65）3)半导体存储器7/28/20212半导体存储器：用半导体器件组成的存储器磁表面存储器：用磁性材料做成的存储器★按存储介质分★按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理

2、位置有关★按存储器的读写功能分：ROM，RAM★按信息的可保存性分：非永久记忆，永久记忆★按在计算机系统中的作用分：主存、辅存、高速缓存、控制存储器7/28/202135.1计算机存储系统概述2.存储系统结构（P66）计算机由多种存储器构成存储系统,以多层次结构进行工作。计算机存储系统的层次结构是通过软件和硬件的结合,实现不同存储介质配合工作,从而形成的一个整体系统。层次结构中的不同存储介质都发挥了自己的优点，从而提高了整体的存储性能。存储系统的结构特点1)容量特点：辅存→主存→Cache（小）2)

3、速度特点：Cache→主存→辅存（慢）3)Cache的位置：在CPU的片内，独立芯片，在存储芯片内7/28/20214虚拟存储器5.1计算机存储系统概述7/28/20215寄存器微处理器内部的存储单元高速缓存（Cache）完全用硬件实现主存储器的速度提高主存储器存放当前运行程序和数据，采用半导体存储器构成辅助存储器磁记录或光记录方式磁盘或光盘形式存放可读可写或只读内容以外设方式连接和访问虚拟存储器5.1计算机存储系统概述7/28/202165.1计算机存储系统概述3.存储器技术指标（P66）1)存储

4、单元字节单元——是基本单位，8位二进制，字节地址，按字节寻址字单元——字包含若干字节，字地址，按字寻址2)存储容量——单位B、数量、寻址范围3)存储速度存储器访问时间TA(MemoryAccessTime)——从启动一次访存操作到完成该操作所需的时间长度。与存储器电路设计、材料、工艺有关，如：MOS工艺制作的存储芯片最快达到100nS；更新的RAM芯片已达到5nS左右。存储器存储周期TM(MemoryCycleTime)——连续两次访存所需间隔的最小时间。其中包括回写等技术环节所占用的时间，所以，T

5、M大于TA7/28/202175.2计算机主存储器1.主存基本要点1)主存功能存放当前运行的程序和数据—供CPU直接访问存放多机共享的数据—兼顾实现多机通信2)主存储器与CPU的联系主存←→系统总线←→CPUAB━地址来自CPU的AR寄存器DB━数据通过CPU的DR寄存器中转CB━包括WE/RD、Ready等引脚7/28/202185.2计算机主存储器3)主存储器的寻址字节寻址——8位二进制编码为1字节,设计其存储单元，并给予独立的地址。字寻址——16、32、64位二进制编码定义为1(机器)字，通过

6、地址，按字访问。4)与CPU的速度匹配使用Ready信号，快速的等待慢速的。提速方法：设置多体存储器，使CPU在一个存储器工作周期内，读写多个信息。设置高速缓冲存储器，提高存储器工作速度。7/28/202195.2计算机主存储器2.SRAM存储器（P67）静态随机存储器（SRAM）结构1)存储单元结构2)存储器结构（P68图3-3）BAT2T5T4T0T1T3BS0VBS1读/写“0”读/写“1”位/读出线位/读出线字线6管MOS存储电路写选通静态存储单元阵列-单译码方式地址b7读出写入读选通A3A

7、2A1A0字线W15W1W0BS1BS016选1地址译码器FFFFFFFFFFFFFFFFFF读写电路读写电路读写电路……：：b1读出写入b0读出写入7/28/2021105.2计算机主存储器2.SRAM存储器（P67）3)SRAM特点以触发器为基本存储单元不需要额外的刷新电路速度快，但集成度低，功耗和价格较高★例：一维译码与二维译码，译码输出选择线减少。设：有1K×1位的SRAM，其结构为32×32阵列。一维译码输出选择线为210＝1024条二维译码输出选择线为2×25＝64条选择线的减少可简化电

8、路设计工作，降低电路相互干扰。7/28/2021115.2计算机主存储器4)SRAM的工作时序（P69图）三个基本时刻CPU时间—启动访问的时刻存储器时间—数据有效时刻(准备好数据/开始接受)两个时刻差距—时序配合(访存时间TA)存储器的应答（Ready信号）在存储器速度较慢的情况下，为保证CPU从发出控制信号到控制信号结束的时间必须大于上述三者者的和，使用Ready信号作为存储器对CPU控制信号的应答。CPU在进行访存操作时,CPU在结束其控制信号之前，首先检测Re