便携式电子系统的低功耗设计

便携式电子系统的低功耗设计

ID:5896112

大小:49.00 KB

页数:5页

时间:2017-12-27

便携式电子系统的低功耗设计_第1页
便携式电子系统的低功耗设计_第2页
便携式电子系统的低功耗设计_第3页
便携式电子系统的低功耗设计_第4页
便携式电子系统的低功耗设计_第5页
资源描述:

《便携式电子系统的低功耗设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、便携式电子系统的低功耗设计解放军信息工程大学徐太忠邵高平摘要针对便携式电子系统功耗要求低的特点,采用一系列硬件措施与软件设计相结合的办法,设计便携式电子系统,从而达到降低系统功耗的目的。关键词便携式低功耗电源管理当今节能是全球化的热潮,如计算机里的许多芯片过去用5V供电,现在用3.3V、1.8V,并提出了绿色电器的概念。便携式系统设计的最主要目标也是在提高产品性能的同时尽可能地降低系统功耗。但是在大多数应用传统互连技术的嵌入式设计中,性能的提高是以功率的消耗为代价的。因此在设计便携式电子系统的时候,必须以系统集成的策略来解决降低功耗

2、与提高性能的问题。本文介绍通过采取一系列实用的硬件措施和软件设计相结合的办法来解决系统设计的低功耗问题。一、便携式电子系统的构成便携式电子系统通常包括LCD显示器和触摸屏、键盘、嵌入式处理器、DRAM和非易失性存储器(如ROM或Flash)、电源或电池电路、PC卡接口、IrDA(红外接口)、串行接口和MODEM等。其典型的结构框图如图1所示。图1便携式电子系统的硬件构成在设计中,嵌入式处理器采用CirrusLogic公司EP7211。该器件是专门为低成本、超低功耗的应用设计的。EP7211包含有一个内核为ARM720T32bitRI

3、SC处理器和丰富的外围接口,并且包含有一个适应于Y2K问题的实时时钟RTC和比较器。ARM720T内部集成一个可支持MicrosoftWindowsCE的增强型内存管理单元。EP7211的外围接口有CODEC接口、SPI串行A/D接口、单色LCD接口,并可扩展以支持彩色LCD、DRAM接口、ROM/Flash/SRAM接口、红外接口、2个PWM脉冲宽度调制器(PulseWidthModulator)接口、时钟以及电源检测接口。红外(IrD)接口用来完成便携式电子系统之间的无线数据交换;去掉了数据交换需要电缆连接的麻烦;串行接口为下载

4、程序和数据及软件升级而设计。LCD和触摸屏提供显示和输入的人机界面;语音录放电路为简短信息提供语音的录入和播放;FlashRAM存储程序和数据;SRAM为程序运行提供缓存;电源电路将电池或外加电源变换为嵌入式处理器和外围电路所需要的3.3V、2.5V电压。EP7211的内核电路工作在2.5V,而外围电路工作在3.3V。它可根据具体情况对内核的时钟进行动态编程控制,可工作在18MHz、36MHz、49MHz和74MHz。另外,EP7211还有三种基本供电模式:正常操作(Operating)、空闲(Idle)和等待(standby)。正

5、常操作模式下,EP7211的所有时钟和外围都正常加电;空闲模式就是关闭CPU工作,其它部分与正常操作模式一样;等待模式是主时钟被关断,整个CPU及相关外围(除中断和RTC)关断,但可通过中断或按钮来唤醒。所以它非常适合便携式电子系统的应用。二、硬件措施硬件电路是系统的基础,因此在低功耗设计中,必须首先保证在硬件方面尽可能降低系统功耗。通常在电路设计制作中有以下几种方法来降低系统功耗。1选用低电压、低功耗器件降低系统功耗最直接的办法是降低芯片的工作电压,因为开关功率是与工作电压的平方成正比的。设计中选用低电压、低功耗器件可以很容易地

6、降低工作电压,因此,在我们所研制的便携式电子系统中,选用的都是3.3V或更低电压供电的器件,在硬件上保证了低功耗。像FlashRAM和SRAM,不仅所要求的供电电压低,而且在芯片不被片选时能自动处于Standby(等待)状态,当被片选时重新唤醒,从而又进一步降低功耗。但是在常规的电路板中,低I/O电压波动降低了系统的抗干扰能力。因此,在解决低功耗问题时不能单纯依靠低功耗器件的选用,还必须与其他一些方法相结合来设计系统。如下面将要谈到的减小总线电容,降低开关噪声等方法。2减少总线电容当系统的硬件结构和软件平台的设计方案确定之后,只能

7、通过减小印制电路板与集成芯片之间的电容来降低系统的功耗。总线电容是I/O驱动电路和相关联的器件引脚之间的电容、印制电路板上的布线与过孔之间的电容、负载上的引脚与I/O接收器电路之间的电容的总和。在一般的系统中,这个容量总和很容易就能达到15~30pF。减小总线电容可以很容易地降低系统功耗,因此相应地出现了新的底板工艺以减少寄生在布线与过孔之间的电容。如在常规的多层电路板中加上高密度的互联层;用陶瓷底板的多芯片模块;优化I/O驱动器到接收器的布线结构以减小电容的系统封装(systeminapackage)技术。应用这些技术使系统

8、的互连密度提高了,这样在较小的电路板区域就可以容纳更多的信号。信号的布线距离缩短了,互连电容和系统功耗也就随之相应地减小了。3降低开关噪声用作高性能计算的处理器需要一个牢固的旁路电容以满足高回旋率开关的需要。这是因为内部和外部总线开

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。