硬件技术综合实习课程设计ppt课件.ppt

《硬件技术综合实习课程设计ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机组成原理课程设计王春桃课程目标深入理解掌握CPU的工作原理理解掌握CPU的设计思想及方法理解掌握系统设计的思想和方法锻炼增强分析解决实际问题的能力内容提要回顾冯·诺依曼CPU结构及工作原理回顾《计算机组成原理》课程综合实验总结开放式实验CPU设计思路和方法回顾流水线工作原理，并归纳流水线设计思路无Cache流水线中结构冲突、数据相关、控制相关的解决办法设计无Cache的5段流水线冯·诺依曼型计算机存储器输出输入运算器控制器数据信号控制信号地址信号2021/8/244现代CPU的结构示意图CPU的功能1.CPU的功能指令控制（程序的顺序控制）操作控制（一条指令有若干

2、操作信号实现）时间控制（指令各个操作实施时间的定时）数据加工（算术运算和逻辑运算）6例：CPU的基本组成ALU数据缓冲寄存器状态字寄存器地址数据57061007661077……304031地址OP码地址码101MOVR0,R1102LADR1,6103ADDR1,R2104STOR2,(R3)105JMP101106ANDR1,R3107地址寄存器程序计数器时序发生器操作控制器指令译码器OP码地址码R0R1R2R3数存cache指存cacheAR数据地址总线指令地址总线控制信号OCPCIR指令寄存器C1C2C1C2C3Cn7MOV指令的指令周期-取指①程序计数器PC中装

3、入第一条指令地址101（八进制）；②PC的内容被放到指令地址总线ABUS（I）上，对指存进行译码，并启动读命令；③从101号地址读出的MOV指令通过指令总线IBUS装入指令寄存器IR；④程序计数器内容加1，变成102，为取下一条指令做好准备；⑤指令寄存器中的操作码（OP）被译码；⑥CPU识别出是MOV指令，至此，取指周期即告结束。WR/RD85.2.2MOV指令的指令周期-执行①操作控制器（OC）送出控制信号到通用寄存器，选择R1（10）作源寄存器，选择R0作目标寄存器；②OC送出控制信号到ALU，指定ALU做传送操作；③OC送出控制信号，打开ALU输出三态门，将

4、ALU输出送到数据总线DBUS上。注意，任何时候DBUS上只能有一个数据。④OC送出控制信号，将DBUS上的数据打入到数据缓冲寄存器DR（10）；⑤OC送出控制信号，将DR中的数据10打入到目标寄存器R0，R0的内容由00变为10。至此，MOV指令执行结束。9ADD指令的指令周期10内容提要回顾冯·诺依曼CPU结构及工作原理回顾《计算机组成原理》课程综合实验总结开放式实验CPU设计思路和方法回顾流水线工作原理，并归纳流水线设计思路无Cache流水线中结构冲突、数据相关、控制相关的解决办法设计无Cache的5段流水线上学期综合实验目标——参考16位实验CPU的设计文档和

5、设计，设计8位的实验CPU下面以16位的实验CPU为例进行回顾，说明设计实现过程的思路和方法1.设计指令系统指令分类及其对应的格式：单字长、双字长指令功能分组及OP码分配，形成指令总表不同组指令的执行时长不等，为提高效率，进行时序分析与设计，以状态机形式反映上学期综合实验2.确定CPU的结构图（亦即数据通路图）在设计时，可以先考虑比较粗的结构然后再逐渐细化例子说明控制器运算器内存上学期综合实验3.确定控制信号与ALU运算有关的：ALU输入来源控制ALU_IN_SELALU运算类型控制AluFunc对初始进位信号的控制SCI对标志位C、Z、V、S的设置控制SST与寄存器有

6、关的：SR、DRReg_EN上学期综合实验对AR和IR接收控制REC（00无操作，01时AR接收PC，10时AR接收ALU输出，11时IR接收）对内存读写的控制/wr（0时为写内存，1时为读内存）对PC的更新控制PC_EN上学期综合实验综合上述的控制信号，可以得到该CPU的控制信号集合。在设计控制器时，只要根据相关的指令给出这些控制信号的值即可例子节拍指令编码SciSSTI7I6I5I4I3I2I1I0/WRREC注释000011110100000101AR<-PC,PC<-PC+1001001100000000110IR<-MEM011ADD0000000000000

7、1000000100DR<-DR+SRSUB00000001000001000001100DR<-DR-SRAND00000010000001000010100DR<-DRandSRCMP00000011000000000001100DR-SRXOR00000100000001000100100DR<-DRxorSRTEST00000101000000000010100DRandSR上学期综合实验4.分析各个主要模块的功能及设计方法运算器部分包括了如下的模块：寄存器组、ALU输入复用模块、ALU运算器、标志寄存器控制部分包含了如下的模块：