基于ARM和FPGA的全自动拉丝机控制系统设计.docx

基于ARM和FPGA的全自动拉丝机控制系统设计.docx

ID:58863712

大小:111.74 KB

页数:5页

时间:2020-09-22

基于ARM和FPGA的全自动拉丝机控制系统设计.docx_第1页
基于ARM和FPGA的全自动拉丝机控制系统设计.docx_第2页
基于ARM和FPGA的全自动拉丝机控制系统设计.docx_第3页
基于ARM和FPGA的全自动拉丝机控制系统设计.docx_第4页
基于ARM和FPGA的全自动拉丝机控制系统设计.docx_第5页
资源描述:

《基于ARM和FPGA的全自动拉丝机控制系统设计.docx》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于ARM和FPGA的全自动拉丝机控制系统设计2011-06-2020:17:19来源:电子技术应用关键字:拉丝机FPGARISC 通信和汽车工业的快速发展促进了钢联线产业的迅猛发展。钢联线是通信电缆和轮胎的重要组成部分,其质量直接影响着通信的效果、轮胎的质量、品质和等级。拉丝机是钢联线的主要生产设备。针对当前主要采用PLC实现拉丝机控制系统的状况[1],本文提出了基于ARM和FPGA的拉丝机控制系统,使用先进的控制器结构,技术含量高,稳定性好,向上层软件提供了良好的硬件接口,易于移植,并且成本低,可以替代PL

2、C进行生产控制。1拉丝机系统结构和原理1.1拉丝机工艺过程拉丝机种类较多,对于不同要求、不同精度规则的产品,不同的金属物料,可选择不同规格的拉丝机械。尽管拉丝工艺不同,但其工作过程基本上可以划分成放线、拉丝、收线3部分工艺过程[2]。如图1为拉丝机工艺过程简图。未拉的丝通过一个阻力装置(一般是一个夹板之类的东西,用来提供一定的张力,同时也起到了防止跳线的作用),进入细拉槽,即放线环节;进入细拉槽的丝在细拉塔轮和微拉塔轮的多次拉制后,成为所需要的丝,此时通过测速传感器测出速度信号为n1;被拉细后的丝经过滑差轮,该

3、轮的作用主要是保持恒定张力;然后丝再经过测速轮,该轮的作用就是测出当前拉丝的线速度,通过测速传感器测出转速信号为n2;经过测速轮的丝再经过一个中间环节,然后通过摆丝杆,最后把丝绕到卷轴上,即收线环节[2-3]。1.2拉丝机控制器系统系统的控制方案主要有以下4部分:(1)放丝伺服的恒线速度控制要求放丝电机能够最大程度地抗干扰,能够尽量在一个稳定的速度下运行,同时还要具备平滑的加减速功能。因为系统在启动开始时,要以一个比较低的速度来运行,然后操作人员在HMI上通过总线把电机手动加速到合适的速度才开始拉丝,同时在停机

4、时也要求电机能够平滑地把速度降下来[4]。(2)调节伺服的跟随控制调节伺服驱动器直径接收拉丝伺服电机高速脉冲的信号,按一定的电子齿轮比跟随放线速度,以保证出丝的线速度,同时与卷绕伺服做到了很好的协调,保证系统张力控制的稳定性[4]。(3)卷绕伺服的恒张力控制要求卷绕伺服在半径不断增大的情况下保持与调节伺服的线速度相等,以保证绕出来的线平滑、不塌边,提高线丝的成品质量。而要实现恒线速度控制,必须通过一个反馈回路来检测实际的绕线轮的线速度。先通过层数大致计算出绕线轮的半径,然后再得到大致的卷绕电机的转速,最后再加上

5、PID误差计算结果,这样得到的线速度才比较精确,也就是线速度差最小[5]。(4)摆丝位置控制摆丝的控制主要是保证绕制出来的线均匀地排列在线轴上。2硬件系统设计拉丝机控制器硬件原理框图如图2所示。选用STMicroeletronics公司ARM7TDMI系列嵌入式处理器STR712F作为控制器,能满足拉丝机张力调节过程对实时性、高速性和精确性,同时具有高性能低功耗的特点,片内资源丰富,具有极高的集成度,支持工业级应用。考虑到拉丝机控制对象复杂,需要较多的输入输出口,本系统还在ARM芯片外扩展了1片FPGA芯片(选

6、用Actel公司的A3P060)。2.1ARM主控制板设计ARM主控制板是整个硬件系统的核心,包括ARM主芯片(STR712F)、SRAM、Flash、LCD接口、SPI接口(可选)、FPGA接口、串口、CAN接口、JTAG调试接口等[6]。主控制板设计完成后,在此控制板上移植Linux操作系统,应用程序、驱动程序和操作系统存储于主控制板的Flash芯片;LCD接口用于扩展液晶显示器,该主控板可以支持128×64的液晶显示器;FPGA接口用于扩展FPGA协控制器板;JTAG接口和串口在调试时使用。ARM主控板采

7、用核心板和基板的结构,以节省成本。核心板包含STR712F处理器、SRAM、Flash芯片等,采用4层板布线;其他部分全部放置在基板,采用2层板布线。ARM与FPGA的通信采用SPI总线协议——串行通信协议的方式实现。ARM与FPGA交换数据采用帧的形式进行,每帧包括数据位、地址位、FPGA触发位和命令解释位等,ARM通过发送相应的帧来控制FPGA的执行。故主控制板上的FPGA接口由IO口、中断线、地线和电源线等组成。2.2FPGA协处理器设计FPGA协处理器的硬件电路主要包括电源、晶振、FPGA电路、驱动电路

8、等部分。协处理器及外接电路框架结构如图3所示。协处理器电路与ARM板通信,解析ARM发出的命令并执行,主要包括读传感器命令(位置信号、计数信号、光电信号、启动信号、运行信号、复位信号、停机信号等)、主电机控制命令、主风机控制命令、收线电机控制命令、收线风机控制命令、主变频器控制命令、收线变频器控制命令等,共计24路输入和16路输出。该部分是整个硬件控制电路的关键,起到桥梁的作用,前端面

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。