《电子设计自动化eda》组合逻辑电路设计ppt课件.ppt

《电子设计自动化eda》组合逻辑电路设计ppt课件.ppt

ID:58863547

大小:973.50 KB

页数:54页

时间:2020-09-30

《电子设计自动化eda》组合逻辑电路设计ppt课件.ppt_第1页
《电子设计自动化eda》组合逻辑电路设计ppt课件.ppt_第2页
《电子设计自动化eda》组合逻辑电路设计ppt课件.ppt_第3页
《电子设计自动化eda》组合逻辑电路设计ppt课件.ppt_第4页
《电子设计自动化eda》组合逻辑电路设计ppt课件.ppt_第5页
资源描述:

《《电子设计自动化eda》组合逻辑电路设计ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第五章组合逻辑电路设计5.7加法器5.6数值比较器5.5多路选择器5.4译码器5.3优先编码器5.2编码器5.1门电路总目录章目录第一节第二节第三节第四节第五节第六节第七节在前面的各章里,分别介绍了VHDL语言的语句、语法以及利用VHDL语言设计硬件电路的基本方法,本章重点介绍利用VHDL语言设计基本组合逻辑模块的方法。章目录第一节第二节第三节第四节第五节第六节第七节总目录5.1门电路二输入异或门二输入异或门的逻辑表达式如下所示:二输入异或门的逻辑符号如图所示,真值表如下表所示:章目录第一节第二节第三节第四节第五节

2、第六节第七节总目录例:采用行为描述方式设计的异或门(依据逻辑表达式)aby000011101110LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYxor2_v1ISPORT(a,b:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDxor2_v1;ARCHITECTUREbehaveOFxor2_v1ISBEGINy<=aXORb;ENDbehave;章目录第一节第二节第三节第四节第五节第六节第七节总目录LIBRARYIEEE;USEIEEE.STD_LOGIC

3、_1164.ALL;ENTITYxor2_v2ISPORT(a,b:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDxor2_v2;例:采用数据流描述方式设计的异或门(依据真值表)ARCHITECTUREdataflowOFxor2_v2ISBEGINPROCESS(a,b)VARIABLEcomb:STD_LOGIC_VECTOR(1DOWNTO0);BEGINcomb:=a&b;章目录第一节第二节第三节第四节第五节第六节第七节总目录CASEcombISWHEN"00"=>y<='0';WHEN"0

4、1"=>y<='1';WHEN"10"=>y<='1';WHEN"11"=>y<='0';WHENOTHERS=>y<='X';ENDCASE;ENDPROCESS;ENDdataflow;章目录第一节第二节第三节第四节第五节第六节第七节总目录二输入异或门的仿真波形第一节第二节第三节第四节第五节第六节第七节总目录5.2编码器用一组二进制代码按一定规则表示给定字母、数字、符号等信息的方法称为编码,能够实现这种编码功能的逻辑电路称为编码器。章目录第一节第二节第三节第四节第五节第六节第七节总目录输入输出I0I1I2I3I

5、4I5I6I7A2A1A00000000000010000000010010000001000010000011000010001000000010010100000010110000000011118线—3线编码器真值表章目录第一节第二节第三节第四节第五节第六节第七节总目录8线—3线编码器逻辑表达式:例:采用行为描述方式的8线—3线编码器VHDL源代码(依据逻辑表达式)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcoder83_v1ISPORT(I0,I1,I2,I3

6、,I4,I5,I6,I7:INSTD_LOGIC;A0,A1,A2:OUTSTD_LOGIC);ENDcoder83_v1;A2=I4+I5+I6+I7A1=I2+I3+I6+I7A0=I1+I3+I5+I7章目录第一节第二节第三节第四节第五节第六节第七节总目录ARCHITECTUREbehaveOFcoder83_v1ISBEGINA2<=I4ORI5ORI6ORI7;A1<=I2ORI3ORI6ORI7;A0<=I1ORI3ORI5ORI7;ENDbehave;章目录第一节第二节第三节第四节第五节第六节第七节总

7、目录采用行为描述方式的8线—3线编码器仿真波形章目录第一节第二节第三节第四节第五节第六节第七节总目录例:采用数据流描述方式的8线—3线编码器VHDL源代码(依据真值表)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcoder83_v2ISPORT(I:INSTD_LOGIC_VECTOR(7DOWNTO0);A:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDcoder83_v2;ARCHITECTUREdataflowOFcoder83_v2ISBE

8、GINPROCESS(I)BEGIN章目录第一节第二节第三节第四节第五节第六节第七节总目录CASEIISWHEN"10000000"=>A<="111";WHEN"01000000"=>A<="110";WHEN"00100000"=>A<="101";WHEN"00010000"=>A<="100";WHEN"00001000"=>A<="011";WHE

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。