用于纳米级芯片制造的基于单晶圆LPCVD工艺.docx

《用于纳米级芯片制造的基于单晶圆LPCVD工艺.docx》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、用于纳米级芯片制造的基于单晶圆LPCVD工艺文章出处:半导体国际更新于2009-08-2014:46:01芯片LPCVD工艺CVD化学气相沉积       低压化学气相沉积（LPCVD）是化学气相沉积（CVD）的一个分支，同时也是半导体集成电路制造工艺中必不可少的重要工序之一。它主要用于多晶硅及其原位掺杂、氮化硅、氧化硅以及钨化硅等薄膜的生长。其基本原理是将一种或数种物质的气体，在低气压条件下，以热能的方式激活，发生热分解或化学反应，在衬底（如硅晶圆）表面沉积所需的固体薄膜。       扩散炉是目前主流8、12英寸集成电路生产线中常见的LPCVD设备。

2、其主要优点是工艺控制简单、成本低。然而，随着集成电路工艺的不断进步，尤其到了纳米量级以后，对工艺的要求日益严格。一方面，原本一些简单的工艺制程随着要求的提升而开始变得越来越复杂和不易控制。扩散炉已经难以满足精确控制的要求。另一方面，随着一些新材料、新技术的引入，工艺集成对热预算（ThermalBudget）的要求日益苛刻。高温处理时间以小时为单位的扩散炉，与以秒为单位的单晶圆LPCVD设备在热预算的控制上已经无法比拟。基于单晶圆的LPCVD图1.单晶圆LPCVD设备示意图。       和扩散炉相比，基于单晶圆的LPCVD设备有着显著的优点：控制精确，工

3、艺重复性、可靠性好，维护、保养简单以及维护后的复机便捷，机台的有效使用率高等。因此在纳米级的芯片制造工艺中它逐渐成为不可替代的LPCVD薄膜生长设备。       应用材料公司是最早提供单晶圆半导体设备的供应商之一，也是目前单晶圆LPCVD成膜系统的主要提供者。（图1）在同一主机架上可以根据不同需要连挂相同或不同制程的生长室，从而针对生产过程中不断产生的各种需求进行灵活配置，大大提高设备的利用率。与扩散炉的热场加热方式不同，单晶圆生长室采用Heater加热（接触式加热）(图2)。衬底进入生长室后落在Heater上，经过30－50秒的时间即可达到热平衡，同

4、时通入载气，伺服气流稳定并使生长压力达到平衡，然后通入反应气体，进行薄膜的生长。成膜后，利用10秒左右的时间将生长室抽成真空，最后将衬底传出。通常单片晶圆完成工艺生长总共需时为2－4分钟。图2.单晶圆LPCVD生长室示意图 热预算比较图3.热预算（Thermalbudget）估算公式        图3给出热预算的估算公式。以650oC生长200埃的氮化硅为例，Ea=-3.69eV，设Tb1为扩散炉的热预算，Tb2为单晶圆工艺的热预算，t1为晶圆在扩散炉中高温下生长所需的时间，t2为单晶圆在生长室中的处理时间，则Tb2/Tb1=0.147，和扩散炉相比，

5、使用单晶圆工艺可以节约至少85%的热预算。图4，ITRS（2004，2006，2008年）给出的SDE超浅结结深（Xj）需求。       图4是ITRS不同版本（发布于2004、2006、2008年）上给出的SDE（Source-Drain-Extension，旧称LDD）超浅结的结深需求。由图可见，在2004、2006年的要求中，明显低估了热扩散在工艺集成控制中的难度，超出了实际生产中工艺集成能达到水平。事实上，离子注入的单项工艺早在1998年就报道用于12纳米的超浅结制作[1]，但随后的热处理工艺及热预算的控制使得集成后的超浅结结深很难控制到ITR

6、S预测的水平，因而在2008年的版本中对超浅结结深的要求明显放宽，比较贴近当前实际能达到的水平。由此可知热预算的控制在纳米级集成电路制造中的难度和重要作用。在纳米级集成电路中的应用       在纳米级集成电路制造中，单晶圆LPCVD设备已经广泛用于氧化硅、氮化硅、多晶硅以及硅钨合金等薄膜的生长上，例如，在逻辑产品中：偏移间隔层（offset-spacer）、间隔层（main-spacer）、遮罩层（hardmask）、刻蚀阻挡层（etch-stop）、张应力衬垫层（Tensile-stress-liner），以及集成栅（Gate-stackPoly）等

7、薄膜的生长；在Flash产品中：多晶硅（Poly-to-poly/SiContact）、遮罩层、刻蚀阻挡层、隧穿氧化层（tunnel-oxide）以及控制栅ONO结构等薄膜的生长；在DRAM中：遮罩层，刻蚀阻挡层以及多晶硅合金（Polycide：Poly+WSix）等薄膜的生长，等等。结论       随着技术的进步，单晶圆LPCVD工艺已经在纳米级集成电路制造中被广泛使用。除了上文提及的更好的热预算控制之外，单晶圆LPCVD工艺的另一个重要优点是实现相关制程的工艺集成。例如上文提到的Polycide工艺是目前110－70纳米DRAM产品中被广泛应用的重

8、要集成工艺，其主要特征：硅晶圆衬底先进入一个生长室，完成原位掺杂的多晶硅成膜后，