蜂鸣器实验指导书.docx

《蜂鸣器实验指导书.docx》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2015年春季学期《数字系统设计》课程实验音乐点播器一、实验目的1.熟悉开发板的资源，并熟悉蜂鸣器的使用；2.熟练掌握硬件描述语言verilog；3.掌握数字系统设计的流程和方法。二、实验要求利用FPGA开发板完成音乐演奏。具体要求如下：1.基本要求：使用四个按键分别演奏DOREMIFA2.中级要求：使用四个按键选择演奏内置的某段音乐3.高级要求：可用按键选播内置音乐，并伴有节奏灯闪烁，以及在数码管上显示歌曲的编号等4.无极要求：呵呵，开动你们的想象力吧！ps：可以根据完成要求的等级给成绩。三、实验环境开发板：ExpierII

2、I(FPGA：Spartan6XC6SLX9-3TQG144)开发环境：XilinxISE14.2(or14.7)操作系统：Windows7~Windows8四、实验准备（一）蜂鸣器的基本原理蜂鸣器是产生声音的信号装置，有机械型、机电型及压电型。蜂鸣器的典型应用包括报警装置，定时器。蜂鸣器按照驱动方式分为有源蜂鸣器和无源蜂鸣器。这里的有源和无源不是指电源，而是振荡源。有源蜂鸣器内部带了振荡源，如图1所示中，给了BUZZ引脚一个低电平，蜂鸣器就会直接响。而无源蜂鸣器内部是不带振荡源的，要让他响必须给50Hz～4.5KHz之间的脉

3、冲频率信号来驱动它才会响。有源蜂鸣器里边多了振荡电路，驱动发音也简单，靠电平就可以驱动，而无源蜂鸣器声音频率可以控制，而音阶与频率又有确定的对应关系，因此就可以做出来“doremifasollasi”的效果，可以用它制作出简单的音乐曲目，比如生日歌、两只老虎等等。图1.有源蜂鸣器的原理图图2.开发板上无源蜂鸣器的原理简图（二）乐理知识音是一种物理现象，物体振动时产生音波，人所能听到的声音每秒震动数为16-2000次左右。音的主要性质有音的高低，音的强弱，音的长短和音色。音的高低决定于物体的振动频率。振动频率越高，音越高；振动频

4、率越低，音越低。音的强弱决定于振幅大小。音的长短决定于音的延续时间的不同。音的延续时间越长，音就越长，反之亦然。音色由发音体的性质、形状等多种因素决定。在我们的实验中，由于音强和音色是确定的，因此我们只能通过音的两种性质来表达音乐，不过这也够了。设计的关键：1.各音阶的频率2.节拍的控制，可用5Hz的频率，即每个节拍0.2s。对于音高，首先，记住中音A（C大调里就是6）的频率是440Hz（就是拿起电话听到的那个频率）。然后每升高一个半音就乘以2的12次方根，降低一个半音就除以2的12次方根。1-2-3，4-5-6-7之间分别都

5、是全音（两个半音），3-4、7-1之间是半音。每个八度就有12个半音，频率刚好是2倍。一、实验流程1.明确该数字系统的输入输出和要实现的功能，并用表达式或状态机确切描述之。2.设计系统结构，设计时序/组合逻辑，规划子模块，并明确其输入输出和要实现的功能。比如分为顶层模块top和子模块——蜂鸣器及按键。3.用verilog硬件描述语言实现各模块。4.上板子测试并展示。二、附录附录1：音阶的频率表(Hz)DOREMIFASOLAXI低音262294330349392440494中音523587659698783880988高音10

6、47117513181397156817601976附录2：IP核中锁相环的使用锁相环可以直接通过IP核来生成相应的模块。具体步骤如下：新建source，选择IPcore，在IPcore菜单中选择FPGAFeaturesandDesign项里的Clocking子项，选中ClockingWizard，配置IPcore:Page1中，InputClock的输入频率设置为48MHz；Page2中，设置CLK_OUT1，输出频率设置为40MHz其他按照默认配置即可。生成IP核之后，在代码中需要使用的地方直接实例化，并完成时钟引脚的连接

7、，就能使用这个IP核的功能了。实例化可以通过IP核提供的ViewHDLInstantiationTemplate功能来参考，这个选项位于在Hierarchy窗口中选中IP核后的Processes窗口中。