嵌入式原理 可编程逻辑系统ppt课件.ppt

《嵌入式原理 可编程逻辑系统ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第11章可编程逻辑系统11-1IC制造流程与分类11-2可编程逻辑设备11-3复杂可编程逻辑设备11-4现场可编程门阵列11-5CPLD/FPGA电路开发流程11-6CPLD/FPGA的选择11-7总结在嵌入式系统中使用高度集成的芯片使得以一个高度集成的芯片来完成原来由许多不同芯片实现的功能，大幅缩小嵌入式系统的体积，降低电路板的复杂度。11-1IC制造流程与分类ASIC设计周期长、开发费用高、不容易调试及模拟。CPLD及FPGA设计方式灵活、容易执行功能仿真及电路制作，开发成本低，拥有完整电路设计开发流程及软件。IC制造流程可以分为全定制化、半定制

2、化以及可规划逻辑阵列等三种。定制化以及半定制化量产的数字IC制造流程电路设计芯片制造IC成品功能设计电路布局IC测试光罩制作制造芯片芯片测试芯片切割芯片封装定制化以及半定制化量产的数字IC制造流程根据电路布局设计光罩。类似制作照相机的底片，一般会分成好几层的光罩，甚至达到几百层。光罩用来制作硅表面上的分层结构。硅晶圆就是利用特殊光线通过光罩照射在表面形成电路布局，再利用化学反应进行材质的蚀刻等工作来完成所需要的电路。利用测试机台的探针接触IC上的接点来测试晶圆上IC的功能。当功能测试完成后，就可以将IC芯片从晶圆上切割下来，送到IC封装厂进行IC的封

3、装。完成封装后的IC再送回开发人员的手中进行测试。待所有测试完成后，就变成所见到的芯片。定制化以及半定制化量产的数字IC制造流程缺点：设计制造周期长、成本高通常制造一个全定制化或者是半定制化IC需要很久的时间，一般是好几个月的时间。当电路设计出现问题，势必又得将修改的电路送去制作出另一个新的IC。解决方案采用可规划逻辑设备与电路做先期验证或是直接当作产品。11-2可编程逻辑设备可编程逻辑设备（PLD）PLD能将数字系统实现在硬件电路上，能在现场规划并运行。利用一台PC机及相应软件资源，就可设计并验证数字电路。使用CPLD/FPGA的优点可立即烧录进行

4、电路验证可反复烧录进行测试可进行硬件仿真可快速建立系统原形可缩短产品上市时间可去除IC测试成本提供完整软件进行设计PLD使用PLD可以轻易实现许多数字电路的功能。AND和OR门电路→微处理器PLD内部的电路组成逻辑门AND门、OR门以及NOT门等熔丝在进行程序化逻辑电路时，可以选择将熔丝熔断形成断路或者是保持接通呈短路的状态，借此决定逻辑门之间的连接与否，达到电路的可编程。PLD、CPLD以及FPGA的种类及关系早期的PLD主要可以分为可编程只读存储器（PROM）、可编程阵列逻辑（PAL）以及可编程逻辑阵列（PLA）。CPLD以及FPGA是由PLD所

5、演变而来，拥有更多的可编程逻辑门以及更强大的运算性能。可编程逻辑设备（PLD）1．可编程只读存储器（PROM）2．可编程阵列逻辑（PAL）3．可编程逻辑阵列（PLA）复杂可编程逻辑设备（CPLD）现场可编程门阵列（FPGA）PROM、PAL以及PLA在硬件结构上的差异PROM内部的AND门固定，不可编程，只有OR门可以编程。PAL内部的OR门固定，不可编程，只有AND门可以编程。PLA内部的AND门以及OR门都可以编程。PROM、PAL以及PLA在硬件结构上的差异PROM型PAL型PLA型可编程选择是否要融掉接线的熔丝，以决定线路的连通或断路。PLA

6、的结构PLA由两层AND门阵列以及OR门阵列所组成每一个AND门都与PLA外部的所有输入及其补码相连。每一个输入端点都可以编程决定是否要断路。AND门产生乘积项、原码或者是补码。每一个OR门都与所有AND门的输出相连。每一个连接点都可以编程决定是否要断路。OR门可以产生AND门输出的和项。可编程逻辑阵列/阵列实例三个输入为A、B以及C，输出为OUT1以及OUT2。三个不同的乘积项：A×!B、A×C以及B×C。选取PLA的三个输入端及其内部的三个AND门以及两个OR门，根据逻辑关系式，将不必要的熔丝烧断，就可以完成组合逻辑电路，实现所需要的组合逻辑运算

7、。可以选择输出或输出的补码。经规划后一个有3个输入以及2个输出的PLA电路OUT1=A×!B+A×C（1）OUT2=A×C+B×C（2）11-3复杂可编程逻辑设备11-3-1CPLD基本原理11-3-2CPLD的硬件架构CPLD是一种硬件结构比较复杂的可编程逻辑设备。CPLD使得开发人员在实验室中即可设计出专用的IC芯片。利用电子设计自动化的技术，CPLD的电路设计与功能执行验证更为便利。通过芯片的可重复编程以及动态的在线功能验证，使得IC设计工作就像是编写软件一样的简单与便利，大幅提高了IC电子电路设计的灵活性，也省却了许多产品开发上的进程，降低开

8、发的成本。11-3-1CPLD基本原理CPLD芯片大多采用EEPROM架构（或Flash架构），因而可对电路