汇编语言程序设计第2章ppt课件.ppt

汇编语言程序设计第2章ppt课件.ppt

ID:58756022

大小:1.13 MB

页数:140页

时间:2020-10-03

汇编语言程序设计第2章ppt课件.ppt_第1页
汇编语言程序设计第2章ppt课件.ppt_第2页
汇编语言程序设计第2章ppt课件.ppt_第3页
汇编语言程序设计第2章ppt课件.ppt_第4页
汇编语言程序设计第2章ppt课件.ppt_第5页
资源描述:

《汇编语言程序设计第2章ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第2章微处理器的结构及存储器组成2.180x86和Pentium微处理器的结构2.2存储器的组织2.180x86和Pentium微处理器的结构2.1.180x86和Pentium微处理器的结构1.8086微处理器的结构Intel8086(简称8086)是在Intel公司的8位微处理器8080与8085的基础上发展起来的一种16位微处理器。它的内部结构是16位的,数据总线也是16条;它能处理16位数据(具有16位运算指令,包括乘法和除法指令),同时也能处理8位数据;它能执行整套8080/8085的指令,所以它在汇编语言上与8

2、080/8085是兼容的。图2-18086的功能结构BIU负责与存储器接口,即8086CPU与存储器之间的信息传送,都是由BIU进行的。具体地说,BIU负责从内存的指定部分取出指令,送至指令流队列中排队,在执行指令时所需的操作数,也由BIU从内存的指定区域取出,传送给EU部分去执行。EU部分负责指令的执行,取指部分与执行指令部分是分开的,于是在一条指令的执行过程中,就可以取出下一条(或多条)指令,在指令流队列中排队。在一条指令执行完以后就可以立即执行下一条指令,减少了CPU为取指令而等待的时间,提高了CPU的利用率和执行速

3、度,降低了与之相配的存储器对采样速度的要求。图2-28086的执行方式在8080与8085以及标准的8位微处理器中,程序的执行是由取指和执行指令的循环来完成的,执行的顺序为取第一条指令,执行第一条指令;取第二条指令,执行第二条指令;……;直至取最后一条指令,执行最后一条指令。这样,在每一条指令执行完以后,CPU必须等待,直到下一条指令取出来以后才能执行。所以,它的工作顺序如图2-3所示。图2-3一般8位机的执行方式2.80486微处理器的结构80486是一种高性能全32位的微处理器。它把构成80386微机系统的主处理器、数

4、值协处理器和一个具有8KB的Cache存储器集成在一块集成电路芯片中。沿用了指令流水线技术,采用RISC思想设计,使用静态高速RAM作为程序和数据共用的Cache,提高了存储器的读/写速度,浮点运算部件FPU集成在片内,提高了浮点运算的速度和能力,它支持多任务处理。80486微处理器的基本组成如图2-4所示,包括总线接口部件、指令预取部件、指令译码部件、控制和保护部件、算术与逻辑运算部件、浮点运算部件FPU、分段部件、分页部件和8KB的Cache部件。这些部件可以独立工作,也能与其他部件一起并行工作。在取指令和执行指令时,

5、每个部件完成一项任务或某一操作步骤,这样既可同时对不同的指令进行操作,又可对同一指令的不同部分并行处理,即采用流水线工作方式。80486微处理器的特点有:(1)浮点运算器FPU、8KB程序与数据共用Cache和主CPU集成在同一芯片中,减少了外部数据传送环节,提高了浮点运算及数据处理的能力、速度和可靠性。(2)把分段部件和分页部件有机地结合在一起,建立起完整的存储器管理与保护机构,为存储器管理提供4级保护,对指令的执行进行测试与监督,保证指令的正确执行。(3)采用RISC思想设计,使80486既带有CISC类微处理器的特点

6、,又具有RISC类微处理器的特色,与以往的CISC(80x86)微处理器兼容。(4)在总线接口部件中设有成组控制和Cache控制部件,支持CPU在成组传送周期几乎以每个时钟周期传送一个字(2个字节)的速度连续从主存或外部Cache存储器中选取指令和数据,送入内部Cache存储器。另外还设有总线大小控制部件,控制传送数据的宽度,同时提供数据传送时的奇偶控制。为了使宽总线达到最佳使用效果,在系统总线接口部件中配有写缓冲存储器。(5)由预取部件负责从内部Cache中取指令或数据。如果指令或数据不在内部Cache中,则从主存中读取

7、,同时填入内部Cache。预取部件的数据通路为16字节(128位),使指令码和数据传送速度加快。预取指令队列为32字节,可存放更多的指令代码或数据,从而有效地加快了指令执行的速度。许多指令(如寄存器之间的数据传送、加减运算等)可在一个时钟周期内完成。图2-480486结构逻辑图(6)在内部Cache和浮点运算器FPU之间的内部通路采用64位(两个32位)数据线,使浮点数据的传送及运算速度加快。(7)Cache采用“写贯穿”(WriteThrough)方式,使写入数据不仅写入Cache存储器,同时还要写入主存储器,保证了Ca

8、che与主存数据的一致性。(8)采用单倍频时钟,简化了时钟电路,提高了CPU的速度。(9)除了内部Cache和FPU外,支持配置外部Cache和数值协处理器FPU,使系统的性能进一步提高。(10)在指令系统方面保持与80386兼容。除了包含80387的浮点运算指令外,还增加了6条新指令,即字节交换指令B

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。