第3章 80X86微处理器及其体系结构ppt课件.ppt

《第3章 80X86微处理器及其体系结构ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章80X86微处理器及其体系结构本章主要教学内容8086微处理器的基本性能指标、组成及其寄存器结构8086微处理器的外部引脚特性8086微处理器的存储器和I/O组织8086的时钟和总线概念及其最小/最大工作方式80286、80386、80486等高档微处理器教学目的：使学生掌握80X86微处理器的基本使用教学重点：8086微处理器的组成及其寄存器结构；8086微处理器的存储器和I/O组织教学难点：8086微处理器的存储器和I/O组织1第3章80X86微处理器及其体系结构本章教学目的及要求教学目的：使学生掌握80X86微处理器的基本使用教学重点：8086微处理器的组成

2、及其寄存器结构；8086微处理器的存储器和I/O组织教学难点：8086微处理器的存储器和I/O组织23.18086微处理器的内部结构微型计算机是由具有不同功能的一些部件组成的，包含运算器和控制器电路的大规模集成电路，称为“微处理器”，又称“中央处理器（CPU）”，其职能是执行算术/逻辑运算，并负责控制整个计算机系统，使之能自动协调地完成各种操作。33.18086微处理器的内部结构3.1.1基本性能指标16位微处理器；采用高速运算性能的HMOS工艺制造，芯片上集成了2.9万只晶体管；使用单一的+5V电源，40条引脚双列直插式封装；时钟频率为5MHz~10MHz，基本指令执

3、行时间为：0.3ms~0.6ms16根数据线和20根地址线，可寻址的地址空间达1MB8086可以和浮点运算器、I/O处理器或其他处理器组成多处理器系统，从而极大地提高了系统的数据吞吐能力和数据处理能力。43.1.28086微处理器内部结构组成图3-18086CPU内部结构框图51．执行部件EU执行部件中包含一个16位的算术逻辑运算单元（ALU），8个16位的通用寄存器，一个16位的状态标志寄存器，一个数据暂存寄存器和执行部件的控制电路。主要功能：从BIU的指令队列中取出指令代码，经指令译码器译码后执行指令所规定的全部功能。执行指令所得结果或执行指令所需的数据，都由EU向

4、BIU发出命令，对存储器或I/O接口进行读/写操作。61．执行部件EU（1）算术逻辑运算单元ALUALU可以用于进行算术/逻辑运算，也可以按指令的寻址方式计算出寻址单元的16位偏移地址（有效地址EA),并将此偏移地址送到BIU中形成一个20位的实际地址，以对1M字节的存储空间寻址。ALU只能进行运算，不能寄存数据。在计算时数据先传送到暂存寄存器中，再经ALU运算处理。运算后，运算结果经内部总线送回到累加器和其他寄存器、存储单元中。71．执行部件EU（2）标志寄存器F用来反映CPU最近一次运算结果的状态特征或存放控制标志。其各标志位记录了指令执行后的各种状态，正确的使用这

5、些标志可以使程序按人们预定的逻辑实现转移，使计算机准确地完成确定任务。（3）数据暂存寄存器协助ALU完成运算，暂存参加运算的数据。（4）EU控制电路是控制、定时与状态逻辑电路，接收从BIU中的指令队列取来的指令，经过指令译码器形成各种定时控制信号，对EU的各个部件实现特定的定时操作。81．执行部件EU（5）通用寄存器组包括4个16位数据寄存器AX、BX、CX、DX，可以用来寄存16位或8位数据；4个16位地址指针与变址寄存器SP、BP、SI、DI。SP为堆栈指针，用于堆栈操作时确定堆栈在内存中的位置，由它给出栈顶的偏移地址。BP为基址指针，用来存放位于堆栈段中的一个数据

6、区基址的偏移量。SI和DI是变址寄存器，用来存放被寻址单元的偏移量，前者存放源操作数的偏移量，后者存放目的操作数的偏移量。所谓偏移量就是被寻址存储单元相对于段起始地址的距离。92．总线接口部件BIU总线接口部件BIU内部设有四个16位段地址寄存器：代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES，一个16位指令指针寄存器IP，一个6字节指令队列缓冲器，20位地址加法器和总线控制电路。主要功能：根据执行部件EU的请求，负责完成CPU与存储器或I/O设备之间的数据传送。102．总线接口部件BIU（1）指令队列缓冲器8086的指令队列缓冲器为6个字节，可

7、以存放6个字节的指令代码，按“先进先出”的原则进行存取操作，其作用相当于早期CPU中的6个（字节）指令寄存器IR。112．总线接口部件BIU（2）地址加法器和段寄存器用于形成存储器的物理地址，完成一个16位的存储器逻辑地址（由存放在段寄存器中的16位段机制和由指令制定的6位段内偏移地址两部分组成）到一个20位的实际存储器地址（物理地址）的转换运算。（3）总线控制电路与内部通信寄存器前者用于产生外部总线操作时的相关控制信号，是连接CPU外部总线与内部总线的中间环节，后者用于暂存总线接口单元BIU与执行单元EU之间交换的信息。122．总线接口