第五章中断技术(新)ppt课件.ppt

第五章中断技术(新)ppt课件.ppt

ID:58681322

大小:640.00 KB

页数:65页

时间:2020-10-05

第五章中断技术(新)ppt课件.ppt_第1页
第五章中断技术(新)ppt课件.ppt_第2页
第五章中断技术(新)ppt课件.ppt_第3页
第五章中断技术(新)ppt课件.ppt_第4页
第五章中断技术(新)ppt课件.ppt_第5页
资源描述:

《第五章中断技术(新)ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章中断技术教学重点8086/8088CPU的中断系统中断服务程序的编写中断控制器8259A的作用5.1中断的基本概念一、什么是中断?为什么要用中断?二、中断系统应具有的功能1.能实现中断响应、中断服务与返回2.能实现中断优先权排队3.能实现中断嵌套三、中断源的识别四、中断优先权的确定5.2IBM微机中断系统8086/8088的中断系统采用向量中断机制能够处理256个中断用中断向量号0~255区别可屏蔽中断还需要借助专用中断控制器Intel8259A实现优先权管理8086/8088的中断类型不可屏蔽中断请求中断逻辑NMIINTn中断指令断点中断溢出中断除法中断单步

2、中断CPUINTR8259AIRQIRQIRQIRQIRQIRQIRQIRQ012345678086/8088内部中断(软中断)⑴除法出错中断(中断号:0)⑵指令中断(intn)(3)断点中断(中断号:3)(4)溢出中断(中断号:4中断指令INTO)(5)单步中断(中断号:1)内部中断的特点中断号或者包含在指令中,或者是预先规定的;无需外部施加中断请求信号,不执行中断响应总线周期;除单步中断外,内部中断不可屏蔽;除单步中断外,内部中断的优先权比外部中断的高。8086/8088外部中断(硬中断)一、非屏蔽中断NMI中断号2,上跳沿触发不能被关中断指令CLI禁止不执行中

3、断响应总线周期主要用于处理系统的意外或故障例如:电源掉电前的数据保护存储器读写错误的处理8086/8088外部中断(硬中断)二、可屏蔽中断INTR电平触发方式,高电平有效根据中断允许标志IF的状态而决定是否响应根据中断允许标志IF的状态而决定是否响应。IF=1,允许响应,执行两个中断响应总线周期,通过INTA引脚向外发出二个负脉冲。在第二个中断响应总线周期T4状态的前沿采样数据总线D0~D7,获取中断号。8086/8088的中断响应过程NMIN软件中断INTRTF=1中断响应周期读中断向量号下条指令现行指令IF=1NNNNYYYYY8086/8088的中断响应过程(

4、续)Y还有NMITEMP=1标志寄存器入栈TEMP=TF,IF=TF=0CS:IP入栈获取中断向量执行服务程序弹出CS:IP弹出标志寄存器返回被中断程序(1)(2)(3)(4)(5)NNY(6)各种中断源的优先权,实际上是指被识别出来的先后多种中断同时请求时,最先响应的则可能是单步中断或NMI中断8086/8088的中断向量表中断向量:中断服务程序的入口地址(首地址)逻辑地址含有段地址CS和偏移地址IP(32位)每个中断向量的低字是偏移地址、高字是段地址,需占用4个字节8088微处理器从物理地址000H开始,依次安排各个中断向量,向量号也从0开始256个中断占用1K

5、B区域,就形成中断向量表向量号为N的中断向量的物理地址=N×45.3可编程中断控制器8259A一、8259A的功能具有8级中断优先权控制,通过级连可扩展至64级中断优先权控制;每一级中断都可以屏蔽或允许;在中断响应周期,8259A可提供相应的中断类型码;8259A有多种中断管理工作方式,可以通过编程来进行选择。8259A的内部结构和引脚INTAINT中断请求寄存器中断屏蔽寄存器IR0IR7优先权判别电路中断服务寄存器控制逻辑D7~D0数据总线缓冲器读/写控制逻辑级联缓冲器比较器RDWRA0CSCAS0CSA1CAS2SP/EN1.中断控制中断请求寄存器IRR

6、保存8条外界中断请求信号IR0~IR7的请求状态Di位为1表示IRi引脚有中断请求;为0表示无请求中断服务寄存器ISR保存正在被8259A服务着的中断状态Di位为1表示IRi中断正在服务中;为0表示没有被服务中断屏蔽寄存器IMR保存对中断请求信号IR的屏蔽状态Di位为1表示IRi中断被屏蔽(禁止);为0表示允许2.与处理器接口A0RD*WR*CS*功能0100110000101010×110×××1写入ICW1、OCW2和OCW3写入ICW2~ICW4和OCW1读出IRR、ISR和查询字读出IMR数据总线高阻状态数据总线高阻状态3.中断级连一个系统中,8259A可以

7、级连,有一个主8259A,若干个(最多8个)从8259A级连时,主8259A的CAS0~CAS2作为输出线,连至每个从8259A的CAS0~CAS2每个从8259A的中断请求信号INT,连至主8259A的一个中断请求输入端IR主8259A的INT线连至CPU的中断请求输入端示例SP*/EN*在非缓冲方式下,规定该8259A是主片(SP*=1)还是从片(SP*=0);在缓冲方式中,该引脚被用作输出线,控制数据总线缓冲器的接收或发送。8259A的中断过程CAS0~CAS2D0~D7SP/ENIR0~IR7CPU响应周期8259A工作波形INT第一个周期T1T2T3T

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。