第六章 IO 接口和总线ppt课件.ppt

《第六章 IO 接口和总线ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第六章I/O接口和总线6－1I/O接口一、I/O接口的功能二、CPU和输入输出设备间的信号三、I/O端口和寻址方式四、CPU和外设间的数据传送方式五、PC机的IO地址分配一、I/O接口的功能什么是输入/输出设备？计算机有各种用途，但不论用于何种场合，都离不开信息处理。所处理的信息，均要由输入设备提供，而处理后的结果数据，则要送给输出设备，以各种形式报告给用户。例如，键盘、鼠标器、磁盘和扫描仪等是大家熟悉的输入设备，而磁盘、CRT显示器、打印机、X-Y绘图仪等则是最常见的输出设备。能够完成输入/输出操作的设备就叫输入/输出

2、设备，简称外设或I/O设备。输入/输出设备与CPU信息交换时有什么问题？外部设备种类繁多，从工作原理来讲，可分为机械式、电动式、电子式和其它形式等几类。它们对所传输的信息的要求也各不相同，这就给计算机和外设之间的信息交换带来以下一些问题：(1)速度不匹配：CPU的速度很高，而外设的速度要低得多，而且不同的外设速度差异甚大，它们之中既有每秒钟能传送兆位数量级的硬磁盘，也有每秒钟只能打印百位字符的串行打印机或速度更慢的键盘。(2)信号电平不匹配：CPU所使用的信号都是TTL电平，而外设大多是复杂的机电设备，往往不能用TTL电

3、平所驱动，必须有自己的电源系统和信号电平。(3)信号格式不匹配：CPU系统总线上传送的通常是8位、16位或32位的并行数据，而各种外设使用的信息格式各不相同。有些设备上用的是模拟量，而有些是数字量或开关量；有些设备上的信息是电流量，而有些却是电压量，有些设备采用串行方式传送数据，而有些则用并行方式。(4)时序不匹配：各种外设都有自己的定时和控制逻辑，与计算机的CPU时序不一致。因此，要实现外部设备与主机之间的连接(connection)和信息交换，必须经过一个数据转换和传输的设备。这种设备，我们叫做I/O接口(inter

4、face)。I/O接口：I/O接口是指把外设同微型计算机连接起来实现数据传送的中间控制电路。接口的功能有：(1)设置数据缓冲以解决两者速度差异所带来的不协问题；CPU和外设间速度不协调可通过设置数据缓冲来解决，先把数据准备在缓冲区，在合适的时刻完成传送。经常使用锁存器和缓冲器，并配备适当的联络信号。(2)设置信号电平转换电路；CPU和外设间信号电平不一致，可通过在接口电路中设置电平转换电路来解决。例如CPU和外设的串行通讯，可采用MC1488、MC1489、MAX232和MAX233等芯片来实现电平转换。(3)设置信息转

5、换逻辑来满足对各自格式的要求；由于外设传送的信息可以是模拟量、数字量和开关量，而CPU只能处理数字信号。模拟量要经过模数转换变成数字量给CPU处理，从CPU出来的数字量要经过数模转换变成模拟量，才能驱动外设工作。开关的开与合、阀门的的开与合，也要转换成0和1的一位数字量后才能为CPU接受和控制。有的外设使用的是数字量，但外设用的是串行通讯，但CPU用的是8位或16位的并行通讯，要进行串并转换；有的外设并行通讯的数字量，但由于数据长度和数据格式和CPU不同，也要进行格式转换。(4)寻址功能；(4)设置时序控制电路来同步CP

6、U和外设的工作；接口电路接受CPU送来的命令或控制信号、定时信号，实施对外设的控制和管理，外设的工作状态和应答信号也通过接口及时返回给CPU，以联络信号来同步CPU和外设的工作。（5）提供地址译码电路CPU要与多个外设通讯，一个外设又往往要与CPU交换几种信息，因而一个外设接口中通常包含若干个端口，而在同一时刻，CPU只能和某一个端口交换信息。外设端口不能长期与CPU相连，只有被CPU选中的设备才能与CPU交换数据。这就需要外设地址译码电路，使CPU在同一时刻只能选中某一个端口。(6)接口电路还有输入输出控制、读写控制及

7、中断控制等逻辑功能；外设的数量、种类的不同，接口电路的功能也不同。二、简单的输入输出接口芯片最常用的简单的输入输出接口芯片主要有：缓冲器和锁存器1、缓冲器74LS244和74LS245连接在总线上的缓冲器都具有三态输出能力，在CPU或I/O接口电路需要输入输出数据时，在它的使能控制端EN(或G)作用一个低电平脉冲，使它内部的各缓冲单元接通，即处在输出0或1的透明状态，数据被送上总线。当使能脉冲撤除后，它处在高阻态，这时，各缓冲单元相当于与总线断开。二、简单的输入输出接口芯片图6－174LS244逻辑功能和引脚图1、74L

8、S24474LS244用于8为数据总线时，可将1G和2G端连在一起，由一个片选信号来控制。当1G和2G为高电平时，输出呈高阻态。74LS244是一种8路数据缓冲器，由图可见，该缓冲器内部包含8个三态缓冲单元，它们被分成两组，每组4个单元，分别由门控信号1G和2G控制。当1G为低电平时，A输入端1A1～1A4的高电平或