第四章IC版图设计课件.ppt

《第四章IC版图设计课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第四章IC版图设计§4.1版图概述§4.2版图几何设计规则§4.3电学设计规则§4.4晶体管的版图设计版图定义版图(Layout)是集成电路设计者将设计并模拟、优化后的电路转化成的一系列几何图形，它包含了集成电路尺寸大小、各层拓扑定义等器件相关的物理信息。版图的作用集成电路制造厂家根据版图提供的信息来制造掩膜(Mask)。所以，版图是从设计走向制造的桥梁。掩膜的作用掩模是用来制造集成电路的。掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。4.1版图概述设计规

2、则(designrule)由于器件的物理特性和工艺的限制，芯片上物理层的尺寸和版图的设计必须遵守特定的规则。这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。因此不同的工艺，就有不同的设计规则。设计规则是版图设计和工艺之间的接口。厂家提供的设计规则设计者只能根据厂家提供的设计规则进行版图设计。严格遵守设计规则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。版图几何设计规则可看作是对光刻掩模版制备要求。这些规则在生产阶段中为电路的设计师和工艺工程师提供了一种必要的信息联

3、系。设计规则与性能和成品率之间的关系：一般来讲，设计规则反映了性能和成品率之间可能的最好的折衷。规则越保守，能工作的电路就越多(即成品率越高)。规则越富有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。3.2版图几何设计规则从设计的观点出发，设计规则可以分为三部分：(1)决定几何特征和图形的几何尺寸的规定作用：保证各个图形彼此之间具有正确的关系。每层掩膜上的各个图形部件应该相切，或者应该保持互相分开；不同掩膜上的各个图形部件应该套合，或者应该保持互相分开。(2)确定掩膜制备和芯片制造中

4、都需要的一组基本图形部件的强制性要求。典型的图形部件可能包括制造中所用的各块掩膜精确套准所需的对准标志，把各个电路从硅片切下来的划片间距以及供压焊封装用的压焊点尺寸。以上两点要求均反映在版图的几何设计规则文件中。(3)定义设计人员设计时所用的电参数的范围。通常，这些电参数中包括晶体管增益、开启电压、电容和电阻的数值，均反映在版图的电学设计规则文件中。常用的有两种方法可以用来描述设计规则：微米(micron)规则：以微米为分辨单位；λ(lambda)规则：以特征尺寸为基准。通常以特征尺寸的一半为单位。如：特征尺寸

5、L为1um时，λ为0.5um。设计规则具体内容主要包括各层的最小宽度、层与层之间的最小间距和最小交叠等。最小宽度指封闭几何图形的内边之间的距离，如下图所示最小宽度(minWidth)在利用DRC(设计规则检查)对版图进行几何规则检查时，对于宽度低于规则中指定的最小宽度的几何图形，计算机将给出错误提示。宽度定义间距指各几何图形外边界之间的距离，如下图所示最小间距(minSep)间距的定义交迭有两种形式：a)一几何图形内边界到另一图形的内边界长度(overlap)，如下图(a)所示最小交叠(minOverlap)交

6、叠的定义b)一几何图形外边界到另一图形的内边界长度(extension)，如下图(b)所示层次人们把设计过程抽象成若干易于处理的概念性版图层次，这些层次代表线路转换成硅芯片时所必需的掩模图形。下面以某种N阱的硅栅工艺为例分别介绍层次的概念。层次表示含义标示图NWELLN阱层LocosN+或P+有源区层Poly多晶硅层Contact接触孔层Metal金属层Pad焊盘钝化层NWELL硅栅的层次标示NWELL层相关的设计规则编号描述尺寸(um)目的与作用1.1N阱最小宽度10.0保证光刻精度和器件尺寸1.2N阱最小间

7、距10.0防止不同电位阱间干扰1.3N阱内N阱覆盖P+2.0保证N阱四周的场注N区环的尺寸1.4N阱外N阱到N+距离8.0减少闩锁效应N阱设计规则示意图P+、N+有源区相关的设计规则列表编号描述尺寸目的与作用2.1P+、N+有源区宽度3.5保证器件尺寸，减少窄沟道效应2.2P+、N+有源区间距3.5减少寄生效应P+、N+有源区设计规则示意图Poly相关的设计规则列表编号描述尺寸目的与作用3.1多晶硅最小宽度3.0保证多晶硅线的必要电导3.2多晶硅间距2.0防止多晶硅联条3.3与有源区最小外间距1.0保证沟道区尺

8、寸3.4多晶硅伸出有源区1.5保证栅长及源、漏区的截断3.5与有源区最小内间距3.0保证电流在整个栅宽范围内均匀流动Poly相关设计规则示意图Contact相关的设计规则列表编号描述尺寸目的与作用4.1接触孔大小2.0×2.0保证与布线的良好接触4.2接触孔间距2.0保证良好接触4.3多晶硅覆盖孔1.0防止漏电和短路4.4有源区覆盖孔1.5防止PN结漏电和短路4.5有源区孔到栅距离1.