计算机系统组成与结构PPT第9章ppt课件.ppt

《计算机系统组成与结构PPT第9章ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第9章存储器结构9.1存储器的层次结构9.2Cache存储器*9.3虚拟存储器*9.4基本Cache和虚拟存储器的扩展*9.5实例：Pentium/Windows个人计算机上的内存管理9.1存储器的层次结构图9.1一般的存储器层次物理内存：由动态RAM组成。Cache存储器：由静态RAM构成，比DRAM快得多，但也昂贵的多。Cache是物理内存的部分副本。虚拟存储器：空间比物理内存大得多逻辑空间。虚拟管理器通过在物理内存和一个存储介质之间调度来达到访问的目的。哈佛结构：计算机存储系统的Cache层次中，每一级Cache包含两个单独的Cache存储器，其中一个是指令Cache，一个是

2、数据Cache。9.2Cache存储器大部分计算机在CPU和物理内存之间包含一个较小容量的Cache存储器，而不是使用Cache存储器构建计算机的整个存储系统。目标是在合理的价格下减少处理器的内存访问时间。9.2.1相联存储器一般存储器：接收一个地址，访问该地址中的数据。相联存储器：并行搜索所有单元，标记那些与特定数据匹配的单元，然后连续读出匹配的数据值。考虑一个由8个字单元组成的简单的相联存储器，每个单元有16位，如图9.2所示。除数据位外，每单元都有一个额外的标记位V。（数据有效位，为1说明这个单元数据有效，为0说明数据无效）图9.2相联存储器的内部组织结构为了从相联存储器中读

3、出一个值，CPU必须给出两个值，即要被匹配的数据值、以及哪些位需要检查。第一个值是参数或数据，第二个值是屏蔽位或关键位如果满足如下的公式，则匹配就会发生屏蔽寄存器中值为1的每一位，单元中的值与数据寄存器中的值都相同单元的有效位被设置为1；例如(参考图9.2)：屏蔽寄存器K1111000000000000数据寄存器D1010XXXXXXXXXXXX数据位M1010110100000111执行0000XXXXXXXXXXXX执行1111XXXXXXXXXXXX执行1111111111111111将数据写回相联存储器CPU把数据送到数据寄存器并发出写信号。相联存储器检查所有单元的有

4、效位，并找到有效位为0的一个单元，如果找到，把数据存到这个单元，同时将有效位设为1。如果没有找到，必须采用替换算法清除一个单元来保存数据。常见的替换算法FIFOLRURANDOM块号块内地址b位c位Cache地址……~~~~…字块0字块121c字块C-1012-1字块M-1m……~~~~…字块0字块101主存块号主存储器主存块号块内地址n位m位b位主存地址M块B个字节主存和Cache的基本结构标签标签标签C块B个字节下面以主存=16块，Cache=8块，块大小=16个存储字节为例说明几种常用映像方式：(1)全相联：主存中的一块可映像到Cache中任意块。b0b1b7…B0B1Bi…

5、B31……Cache主存……主存地址块号B块内地址W4位4位Cache地址块号b块内地址w3位4位Cache标签需记下主存块号（主存地址高4位）b0b1b7…B0B1Bi…B31……Cache主存……主存地址块号B块内地址W4位4位Cache地址块号b块内地址w3位4位(2)直接相联：主存中的一块只能映像到Cache中某一特定块Cache标签只需记下主存区号（主存地址高1位）0区1区区号a区内块号b块内地址w3位4位1位(3)N路组相联：全相联和直接相联的结合。b0b1b2b3b4b5b6b7B0B1B2B3B4B5B6B7B8B9B30B31…组0组1组2组3…组0组1组2组3组

6、0组3≈≈区0区1区3…设组大小=2块Cache主存地址块号B块内地址W4位Cache地址组内块号b块内地址w1位4位4位组号g2位Cache标签需记下主存段号（主存地址高2位）段号s段内块号b块内地址w2位4位2位0段1段2段3段9.2.2相联映象的Cache存储器64K的8位内存图9.3相对简单CPU的相联Cache作用于数据行或数据块的相联存储器存储器在每个单元存储4个字节的数据。（如图9.4）同一个单元的4个数据具有相同的高位地址，即高14位相同。比图9.3中的相联存储器采用了更多的位数（46位vs24位）,但更少的存储单元。图9.4相对简单CPU中，行大小为4字节的相联C

7、ache优点：利用了访问的局部性原理：当内存单元X中的指令被访问时，下一条被执行的指令非常有可能就在内存单元X+1中。例如：当访问地址0单元的时候，整个块（0，1，2，3）的值都被从物理内存读入CPU。当CPU下次要执行在内存单元1、2、3中的指令时，他们已在cache中即能被访问而不必从较慢的物理内存中读取。不仅指令具有访问的局部性，数据同样也具有访问的局部性如编译器通常将一列数组元素安排到相邻的内存单元中，以方便处理器顺序访问数据值。9.2.3直接映象的Cache