计算机组成原理(第三章new)ppt课件.ppt

《计算机组成原理(第三章new)ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机组成原理第三章内部存储系统课程教学要求本章内容：存储器概述随机读写存储器-SRAM/DRAM只读存储器和闪速存储器并行存储器cache存储器本章小结3.1存储器概述1存储器分类2存储器的分级结构3存储器的技术指标存储器概述存储器是计算机系统中的记忆设备，用来存放数码化后的程序和数据。存储介质主要为：半导体器件和磁性材料。存储器中最小的构成单位为“存储元”，它可存储一位二进制代码，其通常由一个双稳态逻辑电路或一个磁化元构成。若干个“存储元”组成一个存储单元；大量存储单元组成一个存储器。存储器分类3.1.1存储器分类QQRS半导体存储器：用半导体器

2、件组成的存储器。磁表面存储器：用磁性材料做成的存储器。★按存储介质分★按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。存储器分类存储器的分类方法:只读存储器(ROM)：存储的内容只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。★按存储器的读写功能分★按信息的可保存性分非永久记忆的存储器：断电后,所存储的信息即消失。永久记忆性存储器：断电后,所存储的信息仍然保持。★按在计算机系统中的作用分根据存储

3、器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。存储器分类存储器的分级结构3.1.2存储器的分级结构对存储器要求:容量大，速度快，成本低。为了解决三者之间的矛盾,目前通常采用多级存储器体系结构，主要存储器结构为：“寄存器+高速缓冲存储器+主存储器+外存储器”（CAI演示）高低小大快慢辅存寄存器Cache主存磁盘光盘磁带光盘磁带速度容量价格位／CPUCPU主机多级存储器体系结构：存储器的分级与特点：名　称简称用　　途特　点寄存器R数据高速存取CPU内部、工作速度与CPU相当高速缓冲存储器Cache快速存取指令和数据

4、存取速度快，但存储容量小主存储器主存存放计算机运行期间的大量程序和数据存取速度较快，存储容量不大外存储器外存存放系统程序和当前未使用的数据文件及数据库存储容量大、位成本低存储器的分级结构注意：CPU能直接访问的存储单元为：寄存器、Cache和内存储器。（主机内的存储单元）CPU不能直接访问外存储器，外存储器的信息必须调入内存储器后才能为CPU所处理。主存储器的性能指标主要是：存储容量、存取时间、存储周期和存储器带宽。字存储单元：存放一个机器字的存储单元。字节存储单元：存放一个字节的存储单元存储单元地址：称为该机器字的地址(字地址或字节地址)。一个机器

5、字的长度可以为一个字节（8位）；也可以为多个字节(如16位、32位、64位等）。∴存储单元可以按字节编址；也可按机器字编址。3.1.3主存储器的技术指标存储器的技术指标主存储器的主要几项技术指标（书P67）指　标含　　义表　　现单　位存储容量在一个存储器中可以容纳的存储单元总数存储空间的大小K=210;M=220G=230T=240存取时间启动到完成一次存储器操作所经历的时间主存的速度ｎｓ存储周期连续启动两次操作所需间隔的最小时间主存的速度ｎｓ存储器带宽单位时间里存储器所能吞吐的信息量数据传输速率技术指标位(bit)/秒，字节(B)/秒，字(W)/秒

6、存储器的技术指标1SRAM(静态RAM)存储器2DRAM(动态RAM)存储器3主存储器组成实例4高性能的主存储器随机读写存储器3.2随机读写存储器内容：——RAM基本静态存储元基本存储元是组成存储器的基础和核心，它用来存储一位二进制信息—0或1。SRAM存储元的电路通常是由两个MOS反相器交叉耦合而成的双稳态触发器组成。由于电路有两个稳定的状态，因此它能分别地表示：1和0。∴可以存储一位二进制代码，且只要电源保持,信息就不会丢失。SRAM存储器3.2.1SRAM存储器QQRS基本组成如下：存储体：存储单元的集合。存储地址：每个存储单元都有一个地址（二

7、进制代码）。地址译码器：将用二进制形式的地址转换成输出端的高电位，以选择所要访问的存储单元。地址译码有两种方式：单译码法：一个地址译码器，适用于小容量存储器；双译码法：X向和Y向两个译码器，适用于大容量存储器。双译码选择方法：通常用行选择线(X线)和列选择线(Y线)的交叉来选定所需要的单元。（见后例）3.2.2.SRAM存储器的组成与结构SRAM存储器某存储器采用4096×1的存储单元矩阵结构，分析其寻址过程。地址译码方法分析:已知：存储器共有4096个单元，4096=212，∴存储单元地址为12位（需要12位地址线）。（1）若采用单译码法产生地址译

8、码，则地址译码器输出为4096根线，用以选择4096个存储单元。[例]：SRAM存储器译码器...12位地址