循环彩灯电路设计

《循环彩灯电路设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、电子线路设计实验报告学生姓名：高尚专业班级：生产过程自动化技术1班指导教师：工作单位：工程学院实验题目：四花样彩灯控制器基本要求：设计一四花样自动切换的彩灯控制器，要求实现(1)彩灯一亮一灭,从左向右移动；(2)彩灯两亮两灭，从左向右移动；(3)四亮四灭，从左向右移动(4)从1～8从左到右逐次点亮，然后逐次熄灭；(5)四种花样自动变换。主要参考元器：555定时器，模十六计数器74LS161，双D触发器74LS74，与门74LS08，非门74LS04，四选一数据选择器74LS153，八位移位寄存器74LS164。121设计思路循环彩灯控制可用多种方法实现

2、，但对现代可编程控制器而言，利用移位寄存器实现最为便利。通常用左移寄存器实现灯的单方向移动；用双向移位寄存器实现灯的双向移动。控制程序中，关键在于数据移位方向的控制。单方向控制的流水灯，使用左移寄存器可容易地实现。如果流水灯的点亮顺序是双向的，则使用双向移位寄存器进行控制。由于本次设计只是设计了单向的彩灯循环电路，所以彩灯控制电路由三个模块构成，显示电路﹑秒脉冲电路和维持电路。秒脉冲电路全程为电路提供矩形波信号使彩灯定时发亮；显示电路为维持电路提供电源：维持电路在显示电路部分提供电源的情况下为电路提供一段较长的高电平，使彩灯在全部变亮后保持一段时间。同

3、时结合显示电路部分所带元件（主要是74LS194）的性质，使彩灯从右到左依次由暗变亮，亮后维持一段时间，然后熄灭，并且不断重复。2方案论证2.1备选方案方案一：在原方案的基础上，用模十六计数器74LS161的输出端的最高位QD作为双D触发器的时钟，可以少用一个555定时器。计数器每计八个数，QD由低电平变为高电平，双D触发器的状态改变，四选一数据选择器74LS153选择下一种码输出，彩灯变为另一种花样，以后四种花样循环改变。如图2-1所示:12图2-1比较方案1电路图方案二：彩灯控制器电原理图如图2-2所示。ICl、IC2由555接成多谐振荡器。IC3

4、由4位2进制计数器74LS93接成16进制计数器，其4个输出端可分别输出对计数脉冲的2、4、8、16分频信号。IC4是双D触发器74LS74，在这里接成两位2进制加法计数器。IC5是双4选l数据选择器74LSl53，这里只用了它的一组4选1数据通道。IC6是3位单向移位寄存器74LSl64，它是产生移动灯光信号的核心器件。驱动电路用8只三极管组成8路射随器作缓冲放大，去触发作电流开关的8只双向可控硅，以控制彩灯发光。电路的十5V电源由220V／9V变压器降压，经D1一D4桥式整流，7805稳压后给控制电路供电。电路图如图2.2：12图2.2比较方案2电

5、路图2.2方案选择本次课程设计要求不高，实验电路相对比较简单，可以列出很多不同的实验方案，因此在此就不再一一列举了，就这两个方案进行横向比较既即可。方案一：如果按此方案连接电路，彩灯无法完成第四种花样（依次点亮，依次熄灭），只能完成一半，依次点亮或依次熄灭，部分实现了设计要求，所以不采用。方案二：符合实验要求，以最简单的原件和电路构成了任务所需的彩灯循环电路，只要自己设计出时钟脉冲信号即可，模块性突出方便进行多路扩展，故采用这一方案。3电路设计3.1选择器件123.1.1555定时器555定时器是一种模拟和数字功能相结合的中规模集成器件。555定时器成

6、本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555时基电路有双极型和CMOS型两种。LM555/LM555C系列属于双极型。优点是输出功率大，驱动电流达200mA。而另一种CMOS型的优点是功耗低、电源电压低、输入阻抗高，但输出功率要小得多，输出驱动电流只有几毫安。双极型定时器CB555是由比较器C1和C2、基本RS触发器和集电极开路的放电三极管TD三部分组成。图3-1555定时器引脚图555引脚图介绍如下1地(G

7、ND)2触发(TR),是下比较器的输入3输出(OUT),有0和1两种状态,它的状态由输入所加的电平决定4复位(R),叫上低电平(<0.3V)时可使输出端为低电平5控制电压(CV),可以用来改变上下触发电平值6门限(阈值）(TH),是上比较器的输入7放电(DIS),是内部放电管的输出,它有悬空和接地两种状态,也是由输端的状态决定8电源电(VCC)12图3-2555内部原理图上图中TR为低触发端，TH为高触发端，Rd为清零端，CO为控制电压端，D是放电端，OUT是输出端，Vcc是电源端。3.1.274LS164移位寄存器移位寄存器74LS164由4个触发器

8、和它们的输入控制电路组成。SR为数据右移串行输入端，SL为数据左移串行输入端，A到D为数据并行