有时钟使能的两位十进制计数器原理图输入设计.doc

《有时钟使能的两位十进制计数器原理图输入设计.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、南昌航空大学实验报告年月日课程名称:EDA技术实验课程名称:有时钟使能的两位十进制计数器原理图输入设计班级:____姓名:同组人:___________________________指导老师评定:___________________________签名:________________________实验目的1、学习有时钟使能的两位十进制计数器原理图输入设计；2、进一步熟练掌握原理图输入设计的方法。实验步骤1、设计电路原理图，频率计的核心元件之一是含有时钟使能及进位扩展输入的十进制计数器。这里用一个双十进制74390和其它一些辅助元件的完成。电路原理图如

2、图4-1所示。图4-1有时钟使能的两位十进制计数器原理图图中，74390连接成两个独立的十进制计数器，待测频率信号clk通过一个与门进入74390的计数器1的时钟输入端1CLKA，与门的另一端由计数使能信号enb控制：当enb=‘1’是允许计数；enb=‘0’是禁止计数。计数器1的4位输出q[3]、q[2]、q[1]和q[0]并成总线表达方式既q[3..0]，由图4-1左下角的OUTPUT输出端口向外输出计数值，同时由一个4输入与门和两个反向器构成进位信号进入第2个计数器的时钟输入端2CLKA。第2个计数器的4位计数输出时q[7]、q[6]、q[5]和q[4

3、],总线输出信号是q[7..4]。这两个计数器的总的进位信号，既可用于扩展输出的进位信号由一个6输入与门和两个反相器产生，有cout输出。clr是计数器的清零信号。1、波形仿真如图4-2所示图4-2两位十进制计数器工作波形当clk输入时钟信号时，clr信号具有清0功能，当enb为高电平时允许计数，低电平时禁止计数；当低4位计数器到9时向高4位计数器进位。实验总结通过本实验，学习了有时钟使能的两位十进制计数器原理图输入的设计，进一步熟练掌握了原理图输入设计的方法。