计算机组成原理实验.pdf

计算机组成原理实验.pdf

ID:58325282

大小:1.94 MB

页数:18页

时间:2020-09-11

计算机组成原理实验.pdf_第1页
计算机组成原理实验.pdf_第2页
计算机组成原理实验.pdf_第3页
计算机组成原理实验.pdf_第4页
计算机组成原理实验.pdf_第5页
资源描述:

《计算机组成原理实验.pdf》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、成绩:计算机原理实验室实验报告课程:计算机组成原理姓名:姜香玉专业:网络工程学号:132055215日期:2015年12月太原工业学院计算机工程系实验一:运算器实验实验环境PC机+Win2003+emu8086+proteus仿真器实验日期2015年、10一.实验内容1.熟悉proteus仿真系统2.设计并验证4位算数逻辑单元得功能3.实现输入输出锁存4.实现8位算数逻辑单元二.理论分析或算法分析实验原理:算术逻辑运算单元得核心就是由74LS181构成,它可以进行二进制数得算术逻辑运算,74LS181得各种工作方式可通过设置其控制信号来实现。当正确设置74LS181

2、得各个控制信号,74LS181会运算数据锁存器内得数据。由于数据锁存器已经把数据锁存,只要74LS181得控制信号不变,那么74LS181得输出数据也不会发生改变。输出缓冲器采用74LS245,当控制信号为低电平时,74LS245导通,把74LS181得运算结果输出到数据总线,高电平时,74LS245得输出为高阻.实验中所用得运算器数据通路如图所示.其中运算器由两片74LS181以并/串形式构成8位字长得ALU.运算器得输出经过一个三态门(74LS245)以8芯扁平线方式与数据总线相连,运算器得2个数据输入端分别由二个锁存器(74LS273)锁存,锁存器得输入亦以8

3、芯扁平线方式与数据总线相连,数据开关(INPUTDEVICE)用来给出参与运算得数据,经一三态门(74LS245)以8芯扁平线方式与数据总线相连,数据显示灯(BUSUNIT)已与数据总线相连,用来显示数据总线内容.三.实现方法(含实现思路、程序流程图、实验电路图与源程序列表等)实现电路图:1、设计并验证4位算数逻辑单元得功能2.实现8位算数逻辑单元四.实验结果分析(含执行结果验证、输出显示信息、图形、调试过程中所遇得问题及处理方法等)(一)验证了基本要求,实现了设计并验证4位算数逻辑单元、实现输入输出锁存、实现8位算数逻辑单元得功能、运行结果:图一图二:(二)思考问

4、题:单总线,双总线与三总线结构在设计上得异同答:单总线结构:对这种结构得运算器来说,在同一时间内,只能有一个操作数放在单总线上。为了把两个操作数输入到ALU,需要分两次来做,而且还需要A,B两个缓冲寄存器。这种结构得主要缺点就是操作速度较慢。虽然在这种结构中输入数据与操作结果需要三次串行得选通操作,但它并不会对每种指令都增加很多执行时间。只有在对全都就是CPU寄存器中得两个操作数进行操作时,单总线结构得运算器才会造成一定得时间损失。但就是由于它只控制一条总线,故控制电路比较简单。双总线结构:在这种结构中,两个操作数同时加到ALU进行运算,只需一次操作控制,而且马上就

5、可以得到运算结果。两条总线各自把其数据送至ALU得输入端因而必须在ALU输出端设置缓冲寄存器。为此,操作得控制要分两步完成:(1)在ALU得两个输入端输入操作数,形成结果并送入缓冲寄存器;(2)把结果送入目得寄存器.三总线结构:在三总线结构中,ALU得两个输入端分别由两条总线供给,而ALU得输出则与第三条总线相连.这样,算术逻辑操作就可以在一步得控制之内完成。另外,设置了一个总线旁路器。如果一个操作数不需要修改,而直接从总线2传送到总线3,那么可以通过控制总线旁路器把数据传出;如需要修改,那么就借助于ALU.五.结论完成了本次实验要求得设计并验证4位算数逻辑单元、实

6、现输入输出锁存、实现8位算数逻辑单元得实验内容。学会了如何使用proteus仿真系统,掌握了运算器工作原理,熟悉了算术运算得运算过程以及控制这种运算得方法。实验二:寄存器实验实验环境PC机+Win2003+emu8086+proteus仿实验日期2015、10真器一.实验内容1.理解CPU运算器中寄存器得作用2.设计并验证寄存器组(至少四个寄存器)3.实现更多得寄存器(至少8个)二.理论分析或算法分析单元电路:实验中所用得寄存器数据通路如图所示.由74LS373组成寄存器组成。寄存器得输入接口用一8芯扁平线连至BUS总线接口,而寄存器得输出接口用一8芯扁平线连至BU

7、S总线接口.经CBA二进制控制开关译码产生数据输出选通信号,LDR0、LDR1、LDR2为数据写入允许信号,由二进制控制开关模拟,均为高电平有效。三.实现方法(含实现思路、程序流程图、实验电路图与源程序列表等)实验电路:1.设计并验证寄存器组2.扩展成四组(由于空间有限,只能实现两组)四.实验结果分析(含执行结果验证、输出显示信息、图形、调试过程中所遇得问题及处理方法等)(一)验证了基本要求,实现了设计并验证寄存器组(至少四个寄存器)、实现更多得寄存器(至少8个)得功能、运行结果:图一(二)思考问题:随着寄存器得增多,电路设计得复杂度就是什么比例增大答:在电路设

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。