基于Zynq的JPEG图像压缩系统设计-论文.pdf

基于Zynq的JPEG图像压缩系统设计-论文.pdf

ID:57924166

大小:601.67 KB

页数:4页

时间:2020-04-14

基于Zynq的JPEG图像压缩系统设计-论文.pdf_第1页
基于Zynq的JPEG图像压缩系统设计-论文.pdf_第2页
基于Zynq的JPEG图像压缩系统设计-论文.pdf_第3页
基于Zynq的JPEG图像压缩系统设计-论文.pdf_第4页
资源描述:

《基于Zynq的JPEG图像压缩系统设计-论文.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、技术纵横基于Zynq的JPEG图像压缩系统设计胡灿,樊旭,何顶新(华中科技大学自动化学院,武汉430074)摘要:介绍了基于Zynq平台实现的JPEG图像压缩系统。该系统利用Zynq片上AXI总线实现了ARM与FPGA核间高吞吐率的数据交互操作,并结合了ARM和FPGA在嵌入式系统开发中各自的优势,对软硬件功能的实现进行了明确的划分。通过具体的实验测试,本系统的通用性及高效性得到了验证,并且该系统可方便地移植到不同的实际应用中。关键词:XC7Z020一CLG484;ZynqSoC;AXI总线;JPE

2、G压缩中图分类号:TN919.81文献标识码:AJPEGImageCompressionSystemBasedonZynqeHuCan,FanXu,HeDingxin(SchoolofAutomation,HuazhongUniversityofScienceandTechnology,Wuhan430074,China)Abstract:ThispaperintroducestheJPEGimagecompressionsystembasedonZynq.Inthissystem,ahighban

3、d—widthcommunicationbetweenARMandFPGAisimplementedbyutilizingAXIbusinZynq.InordertocombinethefeaturesofARMandFPGAinembeddedsystemdevelopmenteffectively,therealizationoftasksarepartitionedintosoftwareandhardware.Atlast,apracticalexperimentispres—entedto

4、illustratethattheimagecompressionsystemhasthecharacteristicsofhigh—efficiencyanduniversality,andthissystemcanbeap—pliedtOdifferentapplicationsconveniently.Keywords:XC7Z020一CLG484;ZynqSoC;AXIbus;JPEGcompression若使用ARM微控制器进行开发,软件方法的实现受引言限于指令的串行执行,处理速度不会太快

5、,且存在计算性随着多媒体技术以及通信技术的迅猛发展,高质量数能不足等问题。而使用高性能DSP进行实现时,虽然字图像的应用越来越广泛,然而未经压缩的数字图像的数DSP内部有专门的结构加速实现数字信号处理,但存在开据量非常大,势必会给图像的存储和传输都带来很大的困发复杂、可移植性不强等问题,而且由于是串行指令执行难,因此对数字图像的有效压缩是不可或缺的。在现有图系统,仍存在处理速度上的局限。针对单纯使用FPGA进行开发时,虽然硬件并行计算的优势能满足图像编码算像压缩编码技术中,静态图像压缩编码标准JPE

6、G以其显法处理性能上的需求,但在图像数据的采集(如USB摄像著的压缩效率、较低的图像质量损失以及较低的实现复杂头)以及数据传输通信(如网络传输)方面,相较嵌入式度得到了广泛应用,是常用的国际标准。CPu而言,存在开发难度大、复杂度高、资源消耗多等问JPEG静态图像压缩标准于1991年由联合图像专家题,不利于系统通用平台化实现。组JPEG(JointPictureExpertGroup)制定。发展至今,要实现完整通用的图像压缩系统,可以采用ARM和JPEG图像压缩系统在各大通用处理器平台上的软件实FP

7、GA软硬件协同设计的方式来实现整个系统平台,现早已成熟,但由于这些算法的实现需要大量系统资源ARM处理器完成数字图像的采集以及压缩后数据的传(内存、浮点运算)的消耗,很难直接移植到资源有限的嵌输,FPGA作为协处理器,通过高速并行计算完成JPEG入式平台中。为了实现JPEG图像压缩在嵌入式平台中编码算法的硬件实现。的应用,不少学者对JPEG编码算法进行了优化,并在针对ARM和FPGA这种异构多核的协同开发,核间ARM微控制器、高性能DSP中进行了实现[2]。由于图通信速率通常是系统设计的限制所在,但

8、目前单芯片上集像质量及其对处理实时性要求的不断提高,一些学者提出成ARM和FPGA的技术已经很成熟,如Xilinx公司2011了采用FPGA并行硬件来实现JPEG图像压缩算法的解年推出的Zynq一7000系列芯片],片内高性能通信总线决方案],且取得了不错的效果。很好地解决了核间通信速率这一瓶颈。本文采用搭载有34Microcontrollers&EmbeddedSystems2015年第7期www.mesnet.com.cn技术纵横XC7Z020一CLG484芯片的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。