2009-2010第二学期B卷参考答案及评分标准.doc

2009-2010第二学期B卷参考答案及评分标准.doc

ID:57849771

大小:605.50 KB

页数:5页

时间:2020-09-02

2009-2010第二学期B卷参考答案及评分标准.doc_第1页
2009-2010第二学期B卷参考答案及评分标准.doc_第2页
2009-2010第二学期B卷参考答案及评分标准.doc_第3页
2009-2010第二学期B卷参考答案及评分标准.doc_第4页
2009-2010第二学期B卷参考答案及评分标准.doc_第5页
资源描述:

《2009-2010第二学期B卷参考答案及评分标准.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、安徽大学2009—2010学年第2学期《集成电路原理》(B卷)考试试题参考答案及评分标准一、名词解释题(每小题2分,共10分)1.ULSI:UltraLargeScaleIntegratedCircuits,甚大规模集成电路2.SOI:SiliconOnInsulator,绝缘体上的硅3.DRC:DesignRuleCheck,设计规则检查4.ESD:ElectroStaticDischarge静电释放。5.TSPC:TrueSinglePhaseClock真正的单相时钟。二、简答题(每小题4分,共20分)1.一般电路的输入或输出端的4种ESD应力模式是

2、什么?答:某一个输入(或输出)端对地的正脉冲电压或负脉冲电压;某一个输入或输出端相对VDD端的正脉冲电压或负脉冲电压。2.正光刻胶与负光刻胶的区别是什么?答:正光刻胶被光照的部分在显影时容易去掉,负光刻胶未被光照的部分在显影时容易去掉。3.在集成电路制作中一般选择哪个晶向的单晶硅片,为什么?答:MOS集成电路都选择无缺陷的<100>晶向的硅片,因为<100>晶向的硅界面态密度低,缺陷少,迁移率高,有利于提高器件性能。4.用静态CMOS实现复杂逻辑门的设计时,其晶体管连接的规律是什么?答:对NMOS下拉网络的构成规律如下:NMOS管串联实现与操作,NMOS

3、管并联实现或操作。对PMOS上拉网络则是按对偶原则构成,即:PMOS管串联实现或操作,PMOS管并联实现与操作。5.集成电路的设计方法分为哪三种?答:基于PLD的设计方法,半定制设计方法,定制设计方法。6.什么是鸟嘴效应?在场区氧化过程中,氧也会通过氮化硅边缘向有源区侵蚀,在有源区边缘形成氧化层,伸进有源区的这部分氧化层被形象地称为鸟嘴,它使实际的有源区面积比版图设计的面积缩小。7.一个存储器有那几部分构成?第5页共5页一个存储器有:存储单元阵列,译码器,输入/输出缓冲器,时钟和控制电路构成。8.版图的检查包括哪些内容?版图的检查包括:设计规则检查(De

4、signRuleCheck,DRC)、版图和电路图的一致性检查(LayoutVersusSchematic,LVS)和版图寄生参数提取(LayoutParasiticExtraction,LPE)和后仿真三、综合题(每小题10分,共30分)1.画出多米诺电路的结构图,并说明其工作原理。答:工作原理:多米诺CMOS电路由预充-求值的动态逻辑门加静态COMS反相器构成。由于经过反相器输出,提高了输出驱动能力。另外也解决了富NMOS与富NMOS动态电路不能直接级联的问题,因为在预充期间的输出为低电平,不会使下级N管导通。增加了一级反相器,使多米诺电路实现的是不

5、带“非”的逻辑。2.三态输出有那三种输出状态?画出常用的CMOS三态输出电路。答:输出高电平状态—有电流流出输出低电平状态—有电流流入高阻态—既不能有电流流出,也不能有电流流入。3.请画出用静态CMOS实现函数的晶体管级电路图。第5页共5页答:4.画出CMOS两输入或非门的晶体管级原理图和版图,并说明工作原理。只有当2个输入信号A和B都是低电平时,电路才能输出高电平,其他情况至少有一个PMOS管截止且至少有一个NMOS管导通,输出必然是低电平。因此实现或非的功能。5.请写出下面电路图的SPICE网表ABJTAMPVCC106VI40AC1Q1230MQ.

6、MODELMQNPN……RC12680.OPRB2320K.ENDRL501KC14310UC22510U第5页共5页四、简述题(每小题10分,共40分)1.简述类NMOS电路的特点。答:(1)在类NMOS电路中只用NMOS管串、并联构成的逻辑功能块,而上拉通路用一个常导通PMOS管代替复杂的PMOS逻辑功能块。(2)类NMOS电路不是无比电路,不再具有无比电路的优点。由于PMOS负载是常通的,在输出低电平时存在电源到地的直流通路,输出低电平不是0,而是决定于N管和P管的导通电阻的分压比。为了保证的电平合格,必须设计合适的比例因子,因此这种电路叫做有比电

7、路。由于输出低电平时存在直流导通电流,电路有较大的静态功耗。从直流特性看,为了降低功耗,同时保证输出低电平合格,都不希望PMOS的导电因子太大,但太小将使电路的上升时间增加。2.简述CMOS逻辑电路功耗的来源及影响其的因素。答:1.来源:动态功耗、开关过程中的短路功耗和静态功耗。2.影响因素:(1)影响动态功耗的主要因素减小动态功耗的最有效措施是降低电源电压,因为它使动态功耗平方率下降;减小负载电容是降低动态功耗的重要途径;动态逻辑电路的开关活动因子(2)影响短路功耗的主要因素开关过程中的短路功耗与输入信号的上升、下降时间密切相关,而且与输出波形的上升边

8、和下降边也有关系。短路功耗还与电源电压和器件的阈值电压有关。(3)影响静态功耗的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。