基于ARM9的多功能数控机床硬件设计.pdf

基于ARM9的多功能数控机床硬件设计.pdf

ID:57818837

大小:284.38 KB

页数:4页

时间:2020-04-05

基于ARM9的多功能数控机床硬件设计.pdf_第1页
基于ARM9的多功能数控机床硬件设计.pdf_第2页
基于ARM9的多功能数控机床硬件设计.pdf_第3页
基于ARM9的多功能数控机床硬件设计.pdf_第4页
资源描述:

《基于ARM9的多功能数控机床硬件设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、2012年2月中国制造业信息化第41卷第3期基于ARM9l的多功能数控机床硬件设计汪越.张甲英(装甲兵工程:院再制造技术重点实验室,北京100072)摘要:面向再制造需求,提出了一性价比较高的基于ARM9微处理器的多功能机床数控系统。硬件平台采用模块化设计,以三主S3C2440A微处理器为主控CPU,ATmega88为从CPU,实现零件加工的自动控制。主控CPI主要完成数控程序的输入、键盘输入、LCD显示、程序的解释、粗插补等主要功能;从CPU为辅设备,主要完成精插补功能;系统外围扩展人机交互模块,通讯模块,显示部分可配8英寸彩:。显示屏,完成人机交互功能和数据的通讯。该系统具有功耗低

2、、成本低、可实现数控车、铣、车屯复合、钻等加工工艺的特点,并且结构简单,极大地方便了系统的维护和升级,在经济型数控才床领域具有广阔的应用前景。关键词:数控机床;嵌入式系统;C2440A;ATmega88中图分类号:TG659文献栝识码:A文章编号:1672—1616(2012)03—0050一O4数字控制是用数字化信号对机fl的运动及其系统的硬件平台主要是由ARM最小系统、人机交加工过程进行控制的一种方法。计机数控技术互模块、通信模块、I/O模块、伺服模块等组成。系是先进制造技术的基础,在国内外5:到普遍的重统总体结构框图如图1所示。视,发展较快。现代数控机床运动控l4要求具有高通信模

3、块【l编码器速运转、高精度定位、高分辨率、主轴i高速运转等能力l。由于原数控系统无法满足制造加工,本文拟设计一种新型数控系统。1设计目标键盘、LCD坍11手轮—L—1I进给伺差分电路F==爿服电机嵌入式系统主要是指以应用为q心,以计算机技术为基础,并且软颀件可裁剪,从能够适应实图1系统总体结构框图际应用中对功能、可靠性、成本等有格要求的专其中ARM最小系统是整个数控系统的控制用计算机系统_2J。核心,所有加工过程都是围绕此部分展开;通信模系统要求机床可控制四轴,实j’.三轴联动功块负责开发板与上位机、U盘等外界设备的通讯;能,具有16入、16出的I/O接口,及具有直线、人机交互模块包括

4、液晶显示器、键盘和手轮,完成圆弧插补功能,实现最快移动基度不低于加工过程中人机交互功能;隔离和转换模块能够保12O00mm/min的目标,并且可配挣8英寸彩色证信号正常的传输;I/0模块实现开发板与机床之LCD屏,具有键盘输入、手轮输入接等功能。间的信号传递,包括刀具定位信息、机床零点信息、限位信息及冷却液开关等。’2系统总体设计方案插补运算在加工过程中占有重要地位,也是该2.1硬件设计方案设计的难点所在。为减小ARM微处理器运行负系统以$3C2440A为控制核心采用双CPU荷,保证插补精度和插补速度,系统采用双CPU模结构,并扩展外围电路,实现设计目)l=。其中,嵌入式,主控部分,即

5、核心板模块完成加工中粗插补的式系统硬件是嵌入式系统软件环境行的前提,它计算,然后将插补数据传给从CPU,从CPU接收提供了嵌入式软件运行的物理平和通信接口。数据后,对数据进一步计算,从而得出精插补的数收稿日期:2011—07—08作者简介:汪]~(1988一),男,山东平邑人,装i兵工程学院硕士研究生,主要研究方向为数控技术。·智能控制技术·汪越张甲英基于ARM9的多功能数控机床硬件设计值,进而实现电机的控制。通过以上数据处理过统的控制核心。最小系统部分主要完成系统启动、程,机床快速移动可达12000mm/min,满足设计RAM/ROM扩展、初始化等工作。最小系统模块要求。主要包括时钟

6、系统、调试测试接口、供电系统、存储2.2微处理器选择器和复位系统。三星公司推出的微处理器$3C2440A,为手持为加快数控系统的开发,同时提高系统的可靠设备和一般类型应用提供了低价格、低功耗、高性性和稳定性,本系统采用了核心板加扩展板的总体能微控制器的解决方案。$3C2440A的杰出特点设计思想,利用核心板提供的接口扩展数控系统所是其核心处理器,该内核是ARM公司设计的32需要的其他模块。ARM核心板上集成了位ARM920T的RISC处理器。ARM920T实现了$3C2440A、S【、NandFlash、电源系统、晶振等,MMU、AMBABUS和Harvard高速缓冲体系结并且通过20

7、0引脚的插卡式连接器与扩展板相连。构,这一结构具有独立的16KB指令和数据高速缓核心板基本结构框图如图3所示。核心板物理特性冲存储器,每个都是由具有8字长的行组成。通过及硬件资源如下:(1)CPU。三星$3C2440A,主频提供一套完整的通用系统外设,$3C2440A无需配400MHz。(2)存储设备。2片32M的SDRAM置额外的组件,从而减少了整体系统成本【3l。(HY57v561620),1片64M的Fl(K9F1208)。(3)处理器资

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。