欢迎来到天天文库
浏览记录
ID:57720006
大小:61.00 KB
页数:4页
时间:2020-09-02
《计算机组成原理试题2.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、一、填空题1.按IEEE754规范,一个浮点数由、、三个域组成,其中的值等于指数的加上一个固定。2.在进行浮点加法运算时,需要完成为、、、、和等步骤。3.对阶时,使阶向阶看齐,使阶的尾数向移位,每移一位,其阶码加一,直到两数的阶码相等为止。4.提高加法器运算速度的关键是。先行进位的含义是。5.现代计算机的运算器一般通过总线结构来组织。按其总线数不同,大体有、和三种形式。6.浮点运算器由和组成,它们都是运算器。只要求能执行运算,而要求能进行运算。7.两个BCD码相加,当结果大于9时,修正的方法是将结果,并产生进位输
2、出。8.设有七位二进制信息码0110101,则低位增设偶校验码后的代码为。二、单项选择题1.某数在计算机中用8421BCD码表示为011110001001,其真值是A.789DB.789HC.1887DD.11110001001B2.若某数x的真值为-0.1010,在计算机中该数表示为1.0110,则该数所用的编码方法是码A.原B.补C.反D.移3.一个8位二进制整数,采用补码表示,且由3个“1”和5个“0”组成,则其最小值是A.-127B.-32C.-125D.-34.下列数中最小的数为A.101001BB.5
3、2QC.29DD.233H三、简答题1.说明定点运算器的主要组成2.说明双符号位法检测溢出的方法四、计算与分析题1.将十进制数(24/512)表示成浮点规格化数,要求阶码4位(含符号),移码表示;尾数6位(含符号),用补码表示2.写出十进制数-5的IEEE754编码3.教材P69-5.1:已知x和y,用变形补码计算x+y,同时指出结果是否溢出1)X=0.11011,y=0.000114.教材P70-7.1:试用原码阵列乘法器、补码阵列乘法器、直接补码并行乘法计算x×y1)X=0.11011,y=-0.111115
4、.教材P70-8.1:用原码阵列除法器计算x÷y1)X=0.11000,y=-0.111116.教材P70-9.1:设阶码3位,尾数6位,按浮点运算方法,完成以下取值的[x+y]、[x-y]运算1)X=2-011×0.100101,y=2-010×(-0.011110)一、填空题1.符号位S,阶码E,尾数M,阶码E,真值e,偏移值2.零操作数检查,对阶,尾数求和,结果规格化,舍入处理,溢出处理3.小,大,小,右,右4.降低进位信号的传播时间,低有效位的进位信号可以直接向最高位传递5.单总线结构,双总线结构,三总线
5、结构1.阶码运算器,尾数运算器,定点,阶码运算器,加法和减法,尾数运算器,加、减、乘、除2.加63.01101010二、选择题1.A2.B3.C4.C三、简答题1.ALU,寄存器,多路选择器,移位器,数据通路等2.在数据运算前将符号位照样再写一次,构成双符号位。运算后,如果双符号位状态=00,表示结果为正,无溢出;=11,表示结果为负,无溢出;=01,表示结果为负,有溢出;=10,表示结果为正,有溢出。四、计算与分析题1.(24/512)D=(16+8)×2-9=11000B×2-9=0.11000×2-4阶码用
6、补码表示为1100,用移码即0100;整个数据表示即:00100110002.-5D=-101B在IEEE754规范中规格化表示应该为1.01×22,e=127+2=129则IEEE754规范编码为:110000001010000000000000000000003.由题:1)[x]补=0.11011,[y]补=0.00011,[x+y]补=[x]补+[y]补=00.1111000.11011+00.0001100.11110用双符号位法检查,结果没有溢出,所以x+y=0.111104.由题:[x]补=0.110
7、11,[y]补=1.000011) (0).1 101 1 ×) (1).0 0 0 01 (0)1 1 0 11 (0)00000 (0)0 0 000 (0)0 0 0 00(0)00000 +0(1)(1)(0)(1)(1) 1.001 0 1 11 011所以,[x×y]补=1.00101110112)原码阵列乘法运算由题意,输入数据:[x]原=0.11011[y]原=1.1111
8、1所以,
9、x
10、=0.11011,
11、y
12、=0.11111 0.1 101 1 ×) 0.1 1 1 11 1 1 0 11 11011 11011 11011 +11011 0.1101000 101又因为:符号位XsÅYs=0Å1=1所以,[x×y]原=1.11
此文档下载收益归作者所有