欢迎来到天天文库
浏览记录
ID:57652487
大小:721.50 KB
页数:11页
时间:2020-08-30
《王红平组成原理.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、计算原理实验室实验报告成绩:计算机原理实验室实验报告课程:计算机组成原理姓名:王红平专业:网络工程学号:112055240日期:2014年6月太原工业学院计算机工程系计算原理实验室实验报告实验一:运算器实验实验环境PC机+Win7+proteus仿真器实验日期2014.5一.实验内容基本要求:1.熟悉proteus仿真系统2.设计并验证4位算数逻辑单元的功能扩展要求:1.实现输入输出锁存2.实现8位算数逻辑单元二.理论分析或算法分析(1)将K0-K7全部置0,打开373锁存器(2)第一组灯的结果为00101100, (3)关闭锁存器1,打开锁存器2,得
2、第二组灯的结果为00101100。 (4)关闭锁存器2,将K0—K7置00000010 (5)打开锁存器1,得灯的结果为00101110 (6)不断执行(3)(4)(5),发现实现了累加器的功能(每次加2)。 实验中将初始数据存入第一个373锁存器,然后将数据再送入第二个锁存器,第二个373再将数据送入和K0—K7的数相加,结果送入第一个373,并显示。再把加的结果循环送入第二个373锁存来进行下一步的加法,即相当于实现了累加,每次累加的值为K0-K7所表示的数。经过这一步的实验圆满完成了这一步的累加功能。10计算原理实验室实验报告三.实验结果分析(含
3、执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等)实验的结果截图:遇到的问题:电路图连接好后,刚开始运行测试但LED灯没有亮,最后经过修改问同学等总算是完成了。思考题:单总线结构:所有部件都接到同一总线上。在同一时间内,只能有一个操作数放在单总线上。把两个操作数输入到ALU,需要分两次来做,而且还需要两个缓冲寄存器。双总线结构:两个操作数同时加到ALU进行运算,只需要一次操作控制就可以得到运算结果。但是因为两条总线都被输入数占据,因而ALU的输出不能直接加到总线上去,而必须在ALU输出端设置缓冲寄存器。三总线结构:ALU的两个输入端分
4、别由两条总线供给,而ALU的输出则与第三条总线相连。这样,算术逻辑操作就可以在一步的控制之内完成。五.总结这是计算机组成原理的第一个实验,虽然还有点陌生,但是有着数字逻辑的实验操作基础,而且本次实验电路图由老师直接提供,我们只需要按照电路图连接就可以了,但是,基本熟悉了整个实验系统的基本结构,了解了该实验装置按功能分成几大区,学会何时操作各种开关、按键。最重要的是通过实验掌握了运算器工作原理,熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法,了解了进位对算术与逻辑运算结果的影响。相信以后随着实验的增多,会更加深入理解组成原理10计算原理实验室实验报
5、告实验二:寄存器实验实验环境PC机+Win7+proteus仿真器实验日期2014.5一.实验内容基本要求:1.理解CPU运算器中寄存器的作用2.设计并验证寄存器组(至少四个寄存器)扩展要求:实现更多的寄存器(至少8个)二.理论分析或算法分析6264的工作过程写 写入数据的过程 l将单元地址送到芯片的地址线A0-A12 þ l写入的数据送数据线 l#CS1和CS2有效,#WE有效 þ 数据写到指定单元6264的工作过程读: l读入数据的过程 l将单元的地址送到芯片的地址线A0-A12 þl #CS1和CS2同时有效,#WE=1 #OE=0 þ l选中单
6、元内容从数据线读出 三.实验结果分析(含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等)基本要求的实验结果截图:思考题:随着寄存器的增多,电路设计的复杂度是什么比例增大答:如果寄存器数量多,整个电路的复杂度将按1:N的比例增大。五.结论利用4个74LS373和一个74LS245进行电路连接,这个电路连起来比较难连,翻阅了计算机组成原理这本书,在向同学询问了相关的一些信息,在实验中发现了错误并跟同学一起商量,最后完成了实验。10计算原理实验室实验报告实验三:存储器实验实验环境PC机+Win7+proteus仿真器实验日期2014.5一
7、.实验内容基本要求:1.理解计算机存储子系统2.设计并验证计算机主存系统扩展要求:分别用IO内存统一编址和独立编址增加4K的IO地址二.理论分析或算法分析根据课本上的静态存储器SRAM6116的图形,画出电路图并测试;当SW1置在高电平状态时,不导通;当SW2置在低电平时,导通并锁存。原理图为:10计算原理实验室实验报告四.实验结果分析(含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等)非选通状态选通状态思考题:计算机系统IO和存储的工作效率怎样最大化?答:使用最简单的电路图和应用高速缓冲机制来加快计算机系统的IO输出和存储,以实现
8、工作效率最大化。五.结论通过这次实验我熟悉了存储器,意识到在实验中连接线路是相当重要的一步,线
此文档下载收益归作者所有