优化信号处理性能的32位双核RISC微处理器设计.pdf

优化信号处理性能的32位双核RISC微处理器设计.pdf

ID:57638515

大小:400.84 KB

页数:3页

时间:2020-08-29

优化信号处理性能的32位双核RISC微处理器设计.pdf_第1页
优化信号处理性能的32位双核RISC微处理器设计.pdf_第2页
优化信号处理性能的32位双核RISC微处理器设计.pdf_第3页
资源描述:

《优化信号处理性能的32位双核RISC微处理器设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第30卷增刊2计算机应用Vo.l30Supp.l22010年12月JournalofComputerApplicationsDec.2010文章编号:1001-9081(2010)S2-0260-03优化信号处理性能的32位双核RISC微处理器设计焦义文,陈源,王元钦(装备指挥技术学院光电装备系,北京101416)(jywbuaa@163.com)摘要:提出了一种适合数字信号处理的32位双核RISC微处理器设计方案。通过分析流水线级数对处理性能的影响,给出了易于实现、功能便于扩充的流水线深度及系统结构设计方案,再配合扩充正余弦值查找表、浮点数运算器和增加

2、核的个数等方法有效地提高了处理器数字信号处理能力。采用低成本的现场可编程门阵列(FPGA)进行性能验证,结果表明:对于4点快速傅里叶变换(FFT)浮点运算效能提高40.14%,对于1024点FFT浮点运算效能提高49.59%。关键词:CPU设计;流水线;现场可编程门阵列;多核;查找表中图分类号:TP302.1文献标志码:ADesignofRISCmicroprocessorwith32bitanddoublecorearchitectureoptimizedfordigitalsignalsprocessingJIAOYiwen,CHENYuan,WAN

3、GYuanqin(DepartmentofPhotoelectricEquipment,AcademyofEquipmentCommandandTechnology,Beijing101416,China)Abstract:Thedesignschemeofa32bitanddoublecoreReducedInstructionSetComputer(RISC)microprocessorfordigitalsignalsprocessingwaspresentedinthispaper.Byanalyzingtheinfluenceofthepipeli

4、nedepthontheprocessingperformance,thepipelinedepthandthetotalsystemarchitecturewereprovided,thedesignwaseasilyimplementedanditsfeatureswereeasytoexpand.Inaddition,throughtheapplicationofsineandcosinelookuptable,floatingpointoperatorandmulticoretechnology,theperformanceofdigitalsig

5、nalsprocessingwasenhancedremarkably.TheperformanceverificationofthesystemwasimplementedonthelowcostFieldProgrammableGateArray(FPGA).Theexperimentalresultsdemonstratethatthespeedof4pointsFastFourierTransformation(FFT)floatingpointoperationincreasesby40.14%andthespeedof1024pointsFFTf

6、loatingpointoperationincreasesby49.59%.Keywords:CentralProcessingUnit(CPU)design;pipeline;FieldProgrammableGateArray(FPGA);multicore;lookuptable0引言1流水线设计传统的数字信号处理平台系统结构复杂,成本高,且电路精简指令集计算机(ReducedInstructionSetComputer,结构和接口不易改变,功能难于扩充。随着嵌入式系统设计RISC)型微处理器不仅精简了指令系统,与传统CISC(复杂指令集计算机

7、)相比而言,RISC指令格式统一,种类比较少,寻技术和集成电路设计技术的飞速发展,利用微处理器IP核实址方式也比复杂指令少,因而可以采用流水线技术提高处理现数字信号处理的片上系统(SystemOnaChip,SOC)已经成器处理性能。流水线是一种在连续指令流中开发指令级并行为一种大趋势并且逐渐形成主流。基于现场可编程门阵列[1]性的技术。设计流水线的目标是平衡各个流水段的长度,(FieldProgrammableGateArray,FPGA)的软核CPU是用如果每一段都得到了最佳的平衡,在理想情况下,即流水线处HDL(HardwareDescriptionLan

8、guage

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。