数字电子技术基础课件教学PPT作者沈任元思考题与习题.ppt

《数字电子技术基础课件教学PPT作者沈任元思考题与习题.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、思考题与习题数字电子技术基础第1章　门电路第2章　逻辑代数第3章　组合电路第8章　数/模转换第9章　综合分析第4章　触发器第5章　时序电路第7章　逻辑器件第6章　脉冲波形1-1填空题1）半导体是导电能力介于_______和_______之间的物质。2）PN结加正向电压时_______，加反向电压时_______，这种特性称为PN结的特性。3）三极管从结构上看可以分成和两种类型。导体绝缘体导通截止单向导电NPNPNP4）三极管截止的条件是。三极管饱和导通的条件是。三极管饱和导通的IBS是。5)半导体三极管作为电子开关时，其工作状态必须为状态或状态。6）74LSTTL电路的电源电压值和输

2、出电压的高、低电平值依次约为。74TTL电路的电源电压值和输出电压的高、低电平值依次为。UBE≤0VIB≥IBSIBS≥（VCC－UCES）/βRc饱和截止5V、2.7V、0.5V5V、2.4V、0.4V7）门电路输出为电平时的负载为拉电流负载，输出为电平时的负载为灌电流负载。8）OC门称为门，多个OC门输出端并联到一起可实现功能。9）门电路的输入电流始终为零。10）CMOS门电路的闲置输入端不能，对于与门应当接到电平，对于或门应当接到电平。集电极开路线与CMOS悬空高低高低1-2选择题1）以下电路中常用于总线应用的有ABC。A.TSL门B.OC门C.漏极开路门D.CMOS与非门2）

3、某TTL与非门带同类门的个数为N，其低电平输入电流为1.5mA，高电平输入电流为10uA，最大灌电流为15mA，最大拉电流为400uA，选择正确答案N最大为B。A.N=5B.N=10C.N=20D.N=403）CMOS数字集成电路与TTL数字集成电路相比突出的优点是ACD。A.微功耗B.高速度C.高抗干扰能力D.电源范围宽4）对于TTL与非门闲置输入端的处理，可以ABD。A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联5）以下电路中可以实现“线与”功能的有CD。A.与非门B.三态输出门C.集电极开路门D.漏极开路门6）三态门输出高阻状态时，ABD是正确的说法。A.用电压

4、表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动7）已知发光二极管的正向压降UD=1.7V，参考工作电流ID=10mA，某TTL门输出的高低电平分别为UOH=3.6V，UOL=0.3V，允许的灌电流和拉电流分别为IOL=15mA，IOH=4mA。则电阻R应选择D。A.100ΩB.510ΩC.2.2kΩD.300Ω8）74HC×××系列集成电路与TTL74系列相兼容是因为C。A.引脚兼容B.逻辑功能相同C.以上两种因素共同存在9）74HC电路的最高电源电压值和这时它的输出电压的高、低电平值依次为C。A.5V、3.6V、0.3VB.6V、3.6V、0.3VC.6V、5.8

5、V、0.1V1-3判断题1）普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（√）2）集成与非门的扇出系数反映了该与非门带同类负载的能力。（√）3）将二个或二个以上的普通TTL与非门的输出端直接相连，可实现线与。（×）4）三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）5）TTLOC门（集电极开路门）的输出端可以直接相连，实现线与。（√）6）当TTL与非门的输入端悬空时相当于输入为逻辑1。（√）7）TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。（√）8）CMOSOD门（漏极开路门）的输出端可以直接相连，实现线与。（√）9）CMOS或非门与TTL

6、或非门的逻辑功能完全相同。（√）（10）使用CMOS门电路时不宜將输入端悬空是因为输入端阻抗高，极易感应较高的静电电压，击穿栅极，造成器件损坏。（）√1-4二极管电路如图1-57所示,设二极管导通压降为0.7V，试判断图中二极管是导通还是截止?并求输出电压UO。截止0V导通+11.3V截止+6V导通+0.7V导通-12.7V1-5试判断图1-50所示各电路中三极管工作处在什么状态，分别求出它们的基极电流、集电极电流，并求出。三极管处于截止状态。1-6为什么TTL与非门电路的输入端悬空时，可视为输入高电平？对与非门和或非门而言，不用的输入端有几种处理方法？答：从TTL与非门的输入端负载

7、特性可知，当其输入端所接电阻大于其开门电阻时，相当于输入端为高电平，输入端悬空时，其输入端所接电阻相当于无穷大，大于其开门电阻，所以可视为输入高电平。对与非门而言，不用的输入端有三种处理方法：悬空、接高电平或和其它输入端并联使用；对或非门而言，不用的输入端有两种处理方法：接低电平或和其它输入端并联使用。1-7画出74HC系列CMOS电路的噪声容限图解，并分别计算低电平噪声容限和高电平噪声容限。（设电源电压为5V）解：UNL=0.9-0.1=0.8VUNH=