操作系统的设备管理课件.ppt

《操作系统的设备管理课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、操作系统的设备管理1目标和功能I/O管理是操作系统的主要功能之一，负责管理所有I/O设备。计算机系统中存在着大量的I/O设备，其性能和应用特点可能完全不同，所以要建立一个通用的、一致的设备访问接口，使用户和应用程序开发人员能够方便地使用I/O设备，而无须关心每种设备各自的特性。I/O管理是管理I/O设备，控制I/O操作26.1I/O硬件组成6.2I/O软件的组成6.3设备分配6.4磁盘管理36.1I/O硬件组成6.1.1I/O设备按信息交换的单位分类：块设备：把信息存储在固定大小的块中，每个块有自己的地址，可独立地读写。通常块的大

2、小为512B～32KB。如磁盘、磁带、光盘和电子盘。字符设备：以字符为单位发送和接收字符流。是不可寻址的。键盘、鼠标、扫描器、打印机、绘图仪、网络接口等。时钟既不是块可寻址的，也不产生或接收字符流，只是按预先规定好的时间间隔产生中断。4I/O设备一般由机械和电子两部分组成。机械部分是设备本身。电子部分叫做设备控制器。设备控制器处于CPU和I/O设备之间，接收从CPU发来的命令，控制I/O设备工作。很多控制器可以连接两个、四个，甚至八个相同的设备。控制器与设备之间的接口是一个标准接口，符合国际标准。6.1.2设备控制器5接收OS的命

3、令，控制设备实现指定的功能。每个控制器有几个寄存器，用来与CPU通信，即存放设备驱动程序向设备发送的命令和参数。控制寄存器：被主机用来向设备发送命令。状态寄存器：包含主机可读取的状态信息。数据缓冲寄存器每个寄存器被分配一个端口号。处理机通过I/O端口地址找到对应的I/O部件和设备寄存器，以实现对设备的控制和数据传输。控制器的作用6控制器的作用除了几个寄存器外，许多设备控制器还有一个操作系统可以读写的数据缓冲区。如在屏幕上显示像素的常规方法是使用一个视频RAM，该RAM基本上只是一个数据缓冲区。磁盘控制器：从磁盘驱动器出来的是一连串

4、的位流，控制器把串行的位流组装为字节，存入控制器内部的数据缓冲区中，形成以字节为单位的块。对块验证后，复制到主存。7内存映射I/O单独的I/O和内存空间INR0,4MOVR0,4前者读取I/O端口4的内容并将其存入R0，后者读取内存字4的内容并将其存入R0。内存I/O端口两个地址空间8内存映射I/O内存映射I/O：将所有设备控制器寄存器映射到内存空间。每个控制器寄存器被分配唯一的一个内存地址。通常分配给控制器寄存器的地址位于地址空间的顶端。优点：对内存的操作指令都可用于对I/O端口的操作，不需要专门的I/O指令。I/O设备驱动程序

5、可以完全用C语言编写。如UNIX。内存一个地址空间9内存映射I/O--混合方案内存映射I/O的数据缓冲区，控制器寄存器则具有单独的I/O端口。Pentium处理器使用的就是这一体系结构。内存I/O端口两个地址空间10计算机系统对I/O设备的4种控制方式程序查询方式（轮询(polling)）程序中断方式直接存储器访问(DMA)方式通道控制方式11程序查询方式向I/O控制器发读命令读I/O控制器的状态从I/O控制器中读入字节向存储器中写字节CPUI/OI/OCPU未就绪出错就绪I/OCPUCPU内存传送完成检查状态是，停止设备

6、未完从外部设备读取一块数据到存储器，每次读几个字节的数据。CPU忙等串行工作122.程序中断方式CPU/设备并行工作向设备控制器发写命令CPU转去执行其它程序将控制传递给中断服务例程无重试或故障终止中断服务例程检查本次传输是否有错传输有错？中断返回，继续执行被中断的进程CPU响应中断传输完成？无完CPU工作情况设备完成数据传输或出错，产生中断设备驱动程序启动设备工作I/O设备工作情况有13支持大量数据传输的块设备，其控制器支持直接存储器存取（DMA，DirectMemoryAccess）。通常，CPU控制地址总线，进行与主存储器的

7、数据交换。允许DMA控制器接管地址总线的控制权，直接控制与主存的数据交换。3.直接存储器访问（DMA）14整块数据的传输是在控制器的控制下完成的。仅在开始和结束时才需CPU干预。向磁盘O控制器发读块命令读DMA控制器的状态下条指令CPUDMACPU做其它事中断DMACPUDMA方式15数据缓冲寄存器主存地址寄存器MAR传送字节个数计数器DC控制/状态寄存器数据总线地址总线DMA控制器主存CPU数据缓冲存储区磁盘控制器独立地进行DMA传送控制总线16DMA工作过程：设置MAR和DC初值启动DMA传送命令挪用CPU工作周期传送数据

8、主存地址增1数据计数器减1DC=0?请求中断NY每当磁盘把一块数据读入控制器的数据缓冲区时，检验校验和。DMA控制器取代CPU，接管地址总线的控制权，直接控制与主存的数据交换。使CPU访问总线时速度会变慢。17与DMA方式相比，通道所需的CPU干预