并行进位运算器实验报告.doc

《并行进位运算器实验报告.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、并行进位运算器实验一、实验目的：了解并行进位运算器的工作原理和过程，利用多个芯片采用扩展的方式设计出16位并行进位运算器功能部件，并封装调试。在基于Max+plusII平台的计算机主机系统选择芯片设计寄存器，设计输入信号，分析输出波形。二、实验仪器：一台装有MAX+plusII环境的计算机、计算机组成原理实践教程三、实验原理:1、74181芯片实现了组内四位的并行进位，即第0位的进位输入Cn可以直接传送到最高进位位上去。那么16位并行进位运算器则需要四片74181芯片。2、要实现组间的并行进位，则需要一片74182芯片将四片

2、74181芯片组合起来。四、实验步骤与方案：1、在草稿纸上设计寄存器的逻辑电路图。将四片74181芯片与一片74182芯片连好。2、74181芯片和74182芯片如下图所示，A0N至A3N和B0N至B3N都是输入端。CN是初始进位端，M控制选择逻辑运算还是算术运算，S0、S1、S2、S3都是控制端。F0N、F1N、F2N、F3N都是输出端，P、G为本组先行进位输出端。则74182中的PN、GN为成组进位发生输出。3、双击打开MAX+plusII软件，新建一个项目，命名后再新建一个图形编辑文件，即可出现电路设计编辑窗口。4、在

3、symbol窗口中选取实验中所要用到的材料，有74181芯片（4片），74182芯片（1片），若干个输入及输出等。5、将芯片按照逻辑图进行连接，并注意对相应的Input和Output命名。6、连线完毕后，使用MAX+plusII中的Compiler进行逻辑图的连接检查，查看是否有逻辑连线上的错误，逻辑图如下图所示。7、逻辑图连线检查通过后，新建一个波形文件，将逻辑设计图中的所有输入/输出引脚导入波形图中。8、设计输入端A[15..0]、B[15..0]、控制端M、S0--S3的波形，初始进位端S0,设计好以后，选择Simul

4、ator选项，设置开始时间和结束时间，选择Start，模拟器开始模拟当前项目，模拟结束，得到如下图所示的输出波形。五、实验分析：1、在0ns至10ns时，A0至A15分别设为0、0、0、1、0、0、0、1、0、0、0、1、0、0、0、1，B0至B15则全为0，控制端M为0则进行算术运算，控制端S3、S2、S1、S0分别为0、0、0、1则进行运算A+B。即两个十六位数0001000100010001和0000000000000000相加得0001000100010001。图上F的输出证明结果的正确性。2、在20ns至30ns时

5、，A0至A15分别设为0、0、1、0、0、0、1、0、0、0、1、0、0、0、1、0，B0至B15的值变为0、0、0、1、0、0、0、1、0、0、0、1、0、0、0、1，M、C0值不变，仍进行算术运算。控制端S3、S2、S1、S0分别为1、1、0、0则执行运算A+A。即两个0010001000100010相加得0100010001000100。图上F的输出证明结果的正确性。六、实验总结：一开始很容易想到要用四片74181芯片设计，但是忽略了组间并行进位直接将四片74181接成串行进位。后在检查的过程才发现这个问题，课本上学过

6、74182芯片可以构成第二级的先行进位逻辑，即实现小组之间的现行进位，便明白还需要加入一片74182芯片，应将题目分析清楚之后才开始在软件上连图。画波形图图时其实不应该将M值一直保持不变，应该让它波动，这样实验结果才更具有说服性。