智能表用石英晶体谐振器特性及应用资料课件.ppt

《智能表用石英晶体谐振器特性及应用资料课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、石英晶体谐振器特性及应用一.石英谐振器基础知识二.石英谐振器的指标及性能三.典型的石英晶体应用电路四.电路失效原因及常见故障现象五.石英晶体选用的注意事项六.使用过程中的注意事项一、石英谐振器基础知识石英晶体谐振器的内部结构左图中：1---镀金属电极的晶片2---金属外壳3---晶体底座HC-49UHC-49S2SMD晶振结构图C1——动态电容Rr——串联谐振电阻L1——动态电感C0——静电容石英晶体的等效电路及电抗频率特性图a）fC0b）C1L1Rrc）O容性容性感性Xfpfs（a）——符号（b）——等效电路（c）——电抗-频

2、率特性二．主要性能指标1、标称频率：技术条件所指定的频率，通常指产品上标志的频率。2、工作频率：在给定电路上和规定条件下石英谐振器工作所产生的实际频率。3、调整频差：在规定条件下（25±2℃），基准温度的工作频率相对于标称频率的最大偏离值，计算公式为：△ff0max=f1－f0f04、温度频差：在规定条件下，某温度范围内的工作频率相对于基准温度下工作频率的最大偏离值，计算公式为：△ff0max=f2－f1f1f2某工作温度范围内的最大工作频率f1基准温度下的工作频率5、谐振电阻：在规定条件下，石英谐振器不串负载电容在谐振频率时的

3、电阻。6、激励电平：为石英谐振器工作时消耗的有效功率，产品规格书中每种产品规定的激励电平值是一个测试条件，也是一个使用条件，实际使用时激励电平应选择合适的值。7.激励电平依赖性（DLD):指在晶体元件谐振电阻随激励电平条件变化的特性。（指标有DLD2DLD4）8、负载电容：从石英谐振器插脚两端向振荡电路方向看进去的全部有效电容为该振荡器加给石英谐振器的负载电容。负载电容与石英谐振器一起决定振荡器的工作频率，通过调整负载电容，一般可以将振荡器的工作频率调到标称值。负载电容和谐振频率之间的关系不是线性的，负载电容变小时，频率偏差量变

4、大；负载电容提高时，频率偏差减小。CL△F/F10pF30pF9、动态参数C1、L1，静电容C0C1，L1，C0是晶体的三个特性参数，随着晶体的日益扩展，对C1，L1，C0也有了更多的要求，影响C1，L1，C0的因素很多，如装架方式，镀银面积，返还量，滚筒倒边留边宽度等。C0=0.0402Ae/tC1=KcAe/tn2L1=KLt3/AeKc=186*10-6PFmmKL=42H/mm10、牵引量Ts：频率随电容的变化量，单位为ppm/pF应用于调频无线电设备，微波通信，锁相技术中的石英晶体振荡器,对石英晶体元器件动态参数如C1

5、，L1，TS,的要求。11、品质因素Q值Q值是反映谐振器工作时克服摩擦阻尼而消耗能量的大小。Q=2πfL1/R11、年老化率：晶体在放置一年后频率的变化量。通常采用加速老化的方法（85℃±2℃老化30天，一周测量一次，晶体频率变化量）测试。电阻焊年老化率＜±3～5×10-6冷压焊、真空玻璃密封年老化率＜±1～3×10-6三.典型的石英晶体应用电路CgCdCRYSTALRfRdCg,cd:两个外部电容Rf:内部反馈电阻Rd:外部限流电阻晶体负载电容的确定：CL=C杂散+C杂散：2～5pFCg，Cd→27pF→CL=16pFCg，C

6、d→33pF→CL=20pFCg，Cd→47pF→CL=30pFCg*CdCg+CdCgCdCRYSTALRfRd如果电路使用IC方式，而且IC制造各不相同，那么频率，激励功率，负阻抗须被确认，负阻抗可视为放大回路增益值得大小，负阻抗偏小时起振不稳定，OA的值应达到谐振阻抗ESR的5～10倍。OA=RQmax+ESRSF=≥5OAESRmaxCgCdRQESR电路负阻抗的确认基频及泛音振荡电路CgCdCgCd基频振荡电路泛音振荡电路CfL四.电路失效原因及常见故障现象失效原因分析：失效主要指电路停振,或频率严重偏离，不能正常工作

7、；失效大致可分为四类：1、整机电路设计原因造成失效：电路设计失效主要指电路设计负阻抗过低引起停振，频率偏离目标等，造成与晶体失配问题；2、PCB组装制造工艺原因造成失效：组装过程的焊接工艺造成接触不良或局部短路、开路现象，以至产品失效；3、采购原因造成的失效：由于晶体元器件是一个频率控制元件，具有一定的专用性和特殊性，订货指标参数的错误都会造成失效;4、石英元器件本身的失效原因造成整机的失效.电路故障现象故障机理分析对应措施电路频偏晶体的负载电容与电路不匹配调整电路外加电容或确定合适晶体负载电容晶体的频差大调整晶体常温频差及温度

8、频差电路输出幅度小或停振电路的负阻抗余量不够，小于3-5倍提高电路负阻抗余量，降低或去掉限流电阻，减小外加电容或降低输入电容，提高输出电容晶体的电阻偏大降低晶体电阻起振时间长增益余量不够提高增益余量，降低外加电容，降低晶体电阻波形出现削顶削底振荡电路过激增加限流