基于EDA数字频率计的设计课件.ppt

基于EDA数字频率计的设计课件.ppt

ID:57112838

大小:249.00 KB

页数:16页

时间:2020-07-31

基于EDA数字频率计的设计课件.ppt_第1页
基于EDA数字频率计的设计课件.ppt_第2页
基于EDA数字频率计的设计课件.ppt_第3页
基于EDA数字频率计的设计课件.ppt_第4页
基于EDA数字频率计的设计课件.ppt_第5页
资源描述:

《基于EDA数字频率计的设计课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、EDA课程设计一、设计要求基本部分:设计一个六位数字频率计,频率测量结果在六位LED数码管上显示,显示时间可设定为2秒左右延迟,一次测试完毕后将所有计数器复位即清零,并采集显示下一次被测信号的频率。复位清零时间可设定为1秒左右。此延迟信号及复位信号均由闸门控制电路产生。采用原理图输入提高部分:增加本数字频率计的测量范围,用量程选择开关实现;有超量程溢出标志;采用VHDL语言编写,或者语言编写与原理图的混合使用。根据此部分的完成情况,在基本分的基础上加分。二、报告要求按统一规定格式编写设计报告:(1)根据设计题目和任务,论述自己的设计方案,总

2、体框图的构成,必要的设计计算和各部分电路原理的简述;(2)画出逻辑电路图;(3)程序的编写;(4)写出元件的明细表;(5)调试的记录及精度分析;(6)学习心得体会。三、六位数字频率计原理脉冲信号的频率就是在单位时间内所产生的脉冲个数,其表达式为f=N/T,其中f为被测信号频率,N为计数器所累计的脉冲个数,T为产生N个脉冲所需的时间。计数器记录的结果即为被测信号的频率。例如,在1s内记录100个脉冲,则被测信号的频率为100Hz。(一)原理方框图介绍图1数字频率计原理方框图图中闸门受控制电路来的门控信号控制,在门控信号为逻辑1电平的时候,闸门

3、打开,输入信号通过闸门到达计数显示电路,而当门控信号为低电平时,闸门关闭,输入信号不能通过闸门。这样,计数显示电路所记录和显示的只是门控信号作用期间即闸门时间内,输入脉冲的个数。主闸门计数及显示电路闸门控制电路待测信号复位清零信号振荡分频电路(二)单元电路的设计及其工作原理(1)、石英晶体振荡电路、分频电路(2)、计数电路(3)、闸门控制电路(4)、闸门电路(5)、译码显示电路(1)振荡电路和分频电路⑴振荡电路和分频电路在本设计中,此部分可以由EDA实验箱提供(CLOCK1),输出一个1HZ的标准方波信号。(2)计数电路(2)计数电路十进制

4、计数器可直接采用中规模集成电路74LS162十进制同步计数器,也可采用74LS390双2—5—10进制异步计数器。VCCRCOQAQBQCQDETLDRDCPABCDEP地14131211109123456781615图1—9—174LS162A引脚排列图清除时钟负载赋能输出数据输入赋能行波进位输出74LS162A为内部超前进位的高速十进制可预置同步计数器,它由四个D型触发器和若干门电路构成,具有计数、预置存数、禁止、同步清除等功能,该电路采用同时控制所有触发器的方法实现同步工作。(2)计数电路采用74LS390双2—5—10进制异步计数器

5、:图1—9—2(a)74LS390引脚排列图VCC2CPA2RD2QA2CPB2QB2QC2QD1CPA1RD1QA1CPB1QB1QC1QD地141312109123456781615这种双单片电路封在一个封装中,其中每一个都包括有四个JK触发器和附加门,以构成两个独立的4位计数器。74LS390采用双时钟脉冲输入端,包括两个2分频和两个5分频计数器,用它可以实现2分频、5分频乃至100分频的任何累加倍数的周期长度。(3)闸门控制电路计数显示清零图2—2—3数字频率计工作时序图被测信号秒脉冲信号门控信号复位信号计数器输入信号闸门受控制电路

6、来的门控信号控制,在门控信号为逻辑1电平的时候,闸门打开,输入信号通过闸门到达计数显示电路,而当门控信号为低电平时,闸门关闭,输入信号不能通过闸门。根据设计要求,计数(闸门开启)时间为1秒,显示时间为2秒,还需要一个复位信号对计数器清零,以准备进行下一次频率测量。被测信号与控制信号间的时序关系如图2—2—3所示。(3)闸门控制电路门控信号及复位信号的周期均为4秒,需要设计一个模4计数器,可选用中规模集成器件74LS194双向移位寄存器来完成,在设计过程中应使该计数器具备自启动功能。移位寄存器是具有移位功能的寄存器。它由触发器链型连接而成,每

7、个触发器的输出接下一级触发器的控制输入端,所有触发器在同一移存脉冲CP作用下发生状态转移。74LS194是同时具有左移和右移功能的四位移位寄存器。74LS194由四个主从型RS触发器及若干门电路构成。它具有串行左移、串行右移、并行送数、保持及清除五种功能。其中Cr为清除端,S1、S0为状态控制端。S1、S0控制移位寄存器实现各种不同的功能。D0、D1、D2、D3为并行数据输入端。SL、SR分别为移位寄存器在执行左移和右移功能时的数据输入端。(3)闸门控制电路移位寄存器型计数器利用移位寄存器可构成移存型环形计数器。在循环前,先使S0=S1=1

8、,让预置数并行置入,然后再改变S0和S1的电平,使预置数左循环或右循环。例如,预置数为1000时,使S1=0,S0=1,SR=Q3,则该环形计数器的有效循环为:100001000

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。