微机原理第10讲IO接口及总线课件.ppt

微机原理第10讲IO接口及总线课件.ppt

ID:57064852

大小:108.50 KB

页数:18页

时间:2020-07-30

微机原理第10讲IO接口及总线课件.ppt_第1页
微机原理第10讲IO接口及总线课件.ppt_第2页
微机原理第10讲IO接口及总线课件.ppt_第3页
微机原理第10讲IO接口及总线课件.ppt_第4页
微机原理第10讲IO接口及总线课件.ppt_第5页
资源描述:

《微机原理第10讲IO接口及总线课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第六章I/O接口和总线§6.1I/O接口I/O接口的功能简单的输入输出接口芯片I/O端口及其寻址方式CPU与外设的数据传送方式译码电路和PC机的I/O地址分配§6.2总线§6.1I/O接口一、I/O接口的功能计算机与外部设备通信时存在的问题速度不匹配信号电平不匹配信号格式不匹配时序不匹配I/O接口的功能设置缓冲信号电平转换格式转换时序控制地址译码二、简单的输入输出接口芯片缓冲器74LS244、74LS245三态输出能力74LS2448位缓冲器,分为2组控制端:1G,2G单向传输74LS2458位缓冲器控制端:G,DIR双向传输锁存器74LS373数据暂存,三态

2、输出,总线驱动8位寄存器8位三态缓冲器控制端:OE,GOEGDO0111010000×锁存1××高阻使用方法锁存+缓冲:控制OE,G锁存:OE接地,仅控制G三、I/O端口及其寻址方式I/O端口接口电路中的寄存器及其控制逻辑I/O端口的类型数据端口状态端口Ready,Busy,Error命令端口/控制端口ABDBIO/MWRRD接口数据状态控制外部设备CPU格式数据:8位状态与命令:若干位。交换方式:均作为数据交换I/O端口的寻址方法存储器映象方式存储器和I/O端口共用一个地址空间,所有访问存储器的指令都可以用于I/O端口。I/O单独编址方式存储器和I/O端口在

3、两个独立的地址空间中,访问I/O端口用专用的IN或OUT指令。寻址方法的选择:一般根据所使用的芯片确定。直接寻址可寻址256个输入端口和256个输出端口。INAL,n字节输入(n端口数据)ALINAX,n字输入(n+1):(n)AXOUTn,AL字节输出(AL)n端口OUTn,AX字输出(AX)n+1:n输入输出端口地址由DX寄存器(16bit)间接寻址。间接寻址可寻址64K个输入端口和64K个输出端口。INAL,DX字节输入((DX))ALINAX,DX字输入((DX)+1):((DX))AXOUTDX,AL字节输出(AL)(DX)OUTDX,

4、AX字输出(AX)(DX)+1:(DX)8086I/O指令四、CPU与外设的数据传送方式程序控制方式无条件传输方式输入:CPU在执行IN指令前,输入三态缓冲器已准备好。输出:CPU在执行OUT指令前,输出锁存器已空。条件传输方式/查询方式CPU需不断查询外设的状态,一旦外设满足数据传送的条件,就执行IN或OUT指令,读入或输出数据。中断方式DMA方式AB外设输入数据三态缓冲器地址译码M/IORDDBn输入端口n无条件输入输出外设数据锁存器地址译码M/IOWRDBABn输出端口n无条件输出输入外设状态信号ReadyReady=1输入数据N查询输入Y输入外设状态

5、信号BusyBusy=0输出数据N查询输出YPOLL:INAL,STATUS_PORTTESTAL,80HJEPOLLINAL,DATA_PORTPOLL:INAL,STATUS_PORTTESTAL,80HJNEPOLLMOVAL,STORE;从数据区取数OUTDATA_PORT,AL输入设备锁存器DRQ三态缓冲器三态缓冲器地址译码M/IOM/IORDAB数据端口状态端口D7数据选通信号DBReadyRD+5V锁存器输出装置QDR三态缓冲器地址译码器M/IOWRAB数据端口状态端口D7数据启动DBACKBusyVCCRDM/IO中断传送:外设需要传送数据时,

6、申请中断;当CPU允许中断,在中断服务程序中执行IN/OUT指令;然后返回主程序启动外设主程序外设准备好输入设备Ready=1输出设备Busy=0中断请求中断响应数据IN/OUT中断服务程序IRET中断响应外设又一次准备好中断请求中断类型号ABINTA输入装置锁存器DRQ三态缓冲器装置中断允许地址译码器IO/M数据端口数据选通DBINTRRD三态缓冲器DBDMA传送的基本概念无条件、查询、中断传送,每传送一个数据都需要CPU干预一次,限制了数据传送的速度。输入设备输出设备CPU内存DMA(DirectMemoryAccess):是一种不需要CPU干预也不需要软

7、件介入的高速数据传送方式。在外设(如磁盘)与内存之间成批传送数据时,完全由硬件(DMA)完成外设与内存的数据传送,而不必CPU的干预。对这一数据传送过程进行控制的硬件称为DMA控制器(DMAC)。DMA五、I/O译码电路与PC机的I/O地址分配I/O译码电路74LS138输入信号高位地址线M/IO例:图6-11,表6-2A3A4A5M/IOA14A15A12A13AY0BY1CY2G1Y3Y4G2AY5G2BY6Y7PC机的I/O端口地址分配PC/XT机的I/O端口地址分配DMA,中断控制器,定时器,串行口,并行口,…地址空间1K,A9=0:系统板上的I/O端

8、口;A9=1:I/O通道上的I/O端口

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。