FPGA的嵌入式系统设计课件.ppt

《FPGA的嵌入式系统设计课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、PLD2.2cyclone&cycloneIIreference基于FPGA的嵌入式系统设计，任爱峰等编著Cyclone架构1.5V，0.13umSRAM工艺最多20060LE，288KbRAM特点垂直结构的逻辑单元LE嵌入式存储块M4Kblock锁相环PLLIOE支持多种单端和差分标准的I/O接口，内含3个reg支持RRD高效的内部连线低延时的全局时钟网络最多8根全局时钟线组成M4Kblock嵌入式存储资源双口，单口存储器实现低成本的DSP系统，实现设计中所需的多个乘法器用M4K实现软乘法器并行乘法分布式运算方式

2、等待时间vs存储利用率和乘法器尺寸专用外部存储器接口Cyclone片内内嵌专用接口电路支持DDRSDRAM，FCRAM。最高带宽达266Mbps每个器件最多支持一个32b宽的具有纠错能力的双列存储器模块DIMMDDRSDRAM与SDR结构相同，带宽加倍，数据在时钟上下沿均传输FCRAM延迟较低，基于SRAM功能架构的存储器件，大容量，低功耗环境下，具有更好性能。在时钟上下沿均传输数据。DDRSDRAM与SDR结构相同，带宽加倍数据在时钟上下沿均传输命令（地址和控制信号）只在时钟上升沿传输输入数据在DQS的上下沿锁存

3、，输出数据也以DQS的上下沿为参考DQS（datastrobe）双向信号，读操作时，由DDRSDRAM驱动，DQS与数据边沿对齐；写操作时，由存储器控制器驱动与数据中央对齐。Burst方式（突发，burstlength2，4，8，etc.）Burst结束自动prechargeDDRSDRAMREADWAVEFORMDATAFROMDDRSDRAMTOFPGADDRSDRAMWRITEWAVEFORMDATAFROMFPGATODDRSDRAM支持多种接口协议PCISDRAM，FCRAM10/100及千兆以太网，IE

4、EE802.3串行总线接口SPI，IIC，IEEE1394，USB多种通信协议(中低端通信设备中)E1，E3欧标T1，T3美标SONET/SDH光纤PLL2个增强型PLL，高性能时钟管理能力频率合成提供3个clk输出，内部工作clk可不同于外部输入的clk可编程移相最高分辨率150ps，用于匹配关键时序路径上时钟沿的约束，如setuptime，holdtime片外时钟输出提供输出到外部的clk，用于系统时钟，同步板上的不同器件时钟反馈补偿内部延时或对齐输入clk和输出clk的相位可编程占空比失锁检测高速差分时钟信号

5、的输入和输出PLLinNoCompensateModePLLPowerSupplyI/O支持差分I/O标准，如LVDS，RSDS129通道，640Mbps信号完整性较好，低电磁干扰（EMI），低功耗支持单端I/O标准，LVTTL，LVCMOS，SSTL，PCI具有更强的电流驱动能力支持NiosII只占不到600LE，最大cyclone器件中有20060个LE，可集成多个Nios于其中通过往Nios处理器指令集中增加定制指令，可以加速软件算法定制指令允许设计者灵活轻便地设计高端软件，同时保留并行硬件操作在PLD中的性

6、能优势配置方案新型串行配置器件EPCS1（1Mb），EPCS4（4Mb）低成本在系统编程ISPCycloneII第2代cyclone系列,90nm工艺，容量扩展68416LE，1.1MbRAM新增针对DSP应用的内嵌乘法器18x18b，150个与软乘法器比性能更高，LE资源更少CycloneII的DSP应用可用做DSP应用的FPGA协处理器，分担DSP处理器的复杂算法计算，提高系统整体性能消费类SetTopBox,camera,A/V会议设备，PDP，HDTV，便携式摄象机有线，无线通信Modem，数字环路线缆接入

7、复用器DSLAM，LAN接入节点汽车电子导航系统，卫星无线接收，混合电视接收器，远程信息处理，娱乐设备军事，工业，医学医用设备，MRI，X-ray，雷达，软件无线电，网络测试设备CycloneII其他增强特性专用外部存储器接口支持SDR，DDRSDRAM，QDRIISRAM，支持1个具有64b的DIMM块PLL内含4个PLL支持NiosII支持更多单端及差分I/O特性