《数字电子技术基础》第3章.组合逻辑电路.ppt

《《数字电子技术基础》第3章.组合逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、3.1组合逻辑电路的分析与设计3.2组合逻辑电路中的竞争冒险与消除方法3.3VHDL的顺序行为3.4典型组合逻辑电路及其应用3.5可编程组合逻辑器件（PLD）第3章组合逻辑电路3.1组合逻辑电路的分析与设计分析逻辑电路时，首先确定电路的性质，观察输入信号是否单方向从输入流经电路到输出，不存在反馈信号。如果具备这样的性质，就是组合逻辑电路。组合逻辑电路的分析是根据给定的逻辑电路图找出其输出信号与输入信号之间的逻辑关系，从而确定逻辑功能。组合逻辑电路的分析框图如图3.1.2所示，分析步骤如下。3.1组合逻辑

2、电路的分析与设计3.1.1组合逻辑电路的分析图3.1.2组合逻辑电路分析步骤3.1组合逻辑电路的分析与设计1.确定输入/输出变量2.列真值表和写逻辑表达式3.选择器件类型4.逻辑函数化简或变换5.画出逻辑电路图3.1组合逻辑电路的分析与设计3.1.2组合逻辑电路的设计例3.1.4某化学实验室有化学试剂11种，编为第1至第11号，在配方时，必须遵守下列规定。（1）第2号不能与第7号同时配用。（2）第3号和第6号必须同时配用。（3）同时用第4、9号时，必须配用11号。请设计一个逻辑电路，在违反上述任何一个规

3、定时，发出报警指示信号。解：（1）设置11种化学试剂为输入信号，2对应A，7对应B，3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3分别为违反3种规定的输出。①第2号与第7号同时用对应A和B都为高电平，违反规定，输出F1为高电平。可用与门实现。②第3号和第6号同时配用或都不用时，没用违反规定，输出F2为低电平。若只用第3号或第6号,则违反规定,输出F2为高电平。可用异或门实现。3.1组合逻辑电路的分析与设计③同时用第4、9号，没有配用第11号时,违反规定,输出F3为高电平。否则，

4、输出低电平。可用与门实现，（2）将3个电路输出综合为一个输出时，可用扇入系数为3的或门连接到最后输出F。实现例3.1.4的逻辑电路如图3.1.7所示图3.1.7例3.1.4电路图3.1组合逻辑电路的分析与设计1）1型冒险2）0型冒险3.2组合逻辑电路中的竞争冒险与消除方法1.信号以不同的路径到达3.2.1竞争与冒险现象2）0型冒险3.2组合逻辑电路中的竞争冒险与消除方法2.选用延时不同的器件3.2组合逻辑电路中的竞争冒险与消除方法在图3.2.4（a）所示电路中，输出逻辑函数F=AB+BC。当B为1，AC

5、由01变为10时，同时有两个信号变化。图3.2.4两个信号发生变化的冒险3.两个信号同时发生变化3.2组合逻辑电路中的竞争冒险与消除方法1.代数法2.卡诺图法3.2.2冒险现象的判断3.2组合逻辑电路中的竞争冒险与消除方法3.增加选通信号1.增加冗余项2.输出接滤波电容3.2.3冒险现象的消除方法3.2组合逻辑电路中的竞争冒险与消除方法进程本身是并行行为，且存在于结构体中。进程内部的语句要进入进程之后才能顺序执行。进入进程是靠敏感信号发生变化的时候，称此时为“激活”进程。若敏感信号同时激活多个进程，进程

6、是按并行行为执行的。进程语句的一般形式如下：<进程标号>：PROCESS<敏感信号表><进程说明区>BEGIN<语句部分>WAITON<敏感信号表>；UNTIL<条件表达式>；WAITFOR<时间表达式>；ENDPROCESS;3.3VHDL的顺序行为3.3.1进程语句例3.3.2用VHDL设计一告警系统的控制电路。接收来自烟雾、红外线和湿度传感器的三个输入信号smoke、door和water。传输到报警设备的三个输出信号fire_alarm、burg_alarm、water_alarm以及使能信号en

7、。解：VHDL程序描述如下：LIBRARYieee;USEieee.std_logic_1164.all;ENTITYalarmISPORT(smoke,door,water,en:INstd_logic;fire_am,burg_am,water_am:OUTstd_logic);ENDalarm;ARCHITECTUREalarm_arcOFalarmISBEGINPROCESS(smoke,door,water,en)3.3VHDL的顺序行为3.3.2顺序行为举例BEGINIF((smoke='1

8、')AND(en='0'))THENfire_am<='1';ELSIF((door='1')AND(en='0'))THENburg_am<='1';ELSIF((water='1')AND(en='0'))THENwater_am<='1';ELSEfire_am<='0';burg_am<='0';water_am<='0';ENDIF;ENDPROCESS;ENDalarm_arc;3.3VHDL的顺序行为二进制编码器是用n位二进制