欢迎来到天天文库
浏览记录
ID:57047345
大小:1.72 MB
页数:25页
时间:2020-07-28
《数字系统设计概述课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、数字系统设计概述1数字系统设计与VerilogHDL(第3版)2EDA技术与数字系统设计1.1EDA技术及其发展1.2数字系统设计技术1.3数字系统设计的流程1.4常用的EDA软件工具1.5EDA技术的发展趋势3EDA技术及其发展EDA(ElectronicDesignAutomation)就是以计算机为工作平台,以EDA软件工具为开发环境,以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。1.电子CAD(ComputerAidedDesign)2.电子CAE(ComputerAidedEngineering)3
2、.EDA(ElectronicDesignAutomation)4EDA技术的应用范畴5VerilogHDL与VHDL的比较两者建模能力比较6VerilogHDL与VHDL的比较7EDA技术的新发展在FPGA上实现DSP应用嵌入式处理器软核的成熟自主知识产权电子技术领域全方位融入EDA技术电子领域各学科的界限更加模糊、互为包容更大规模的FPGA和CPLD器件不断推出IP核的广泛应用SoC高效低成本设计技术的成熟8现代EDA技术特征(1)采用硬件描述语言(HDL)进行设计(2)逻辑综合与优化(3)开放性和标准化(4)更完备的库(Libra
3、ry)9数字系统设计技术1Top-down设计2Bottom-up设计3IP复用技术与SOC10Top-Down设计Top-down的设计须经过“设计—验证—修改设计—再验证”的过程,不断反复,直到结果能够实现所要求的功能,并在速度、功耗、价格和可靠性方面实现较为合理的平衡。11Bottom-Up设计Bottom-up设计,即自底向上的设计,由设计者调用设计库中的元件(如各种门电路、加法器、计数器等),设计组合出满足自己需要的系统缺点:效率低、易出错12IP(IntellectualProperty)核IP(IntellectualPr
4、operty):原来的含义是指知识产权、著作权,在IC设计领域指实现某种功能的设计。IP核(IP模块):指功能完整,性能指标可靠,已验证的、可重用的电路功能模块。IP复用(IPreuse)13IP核与SOC设计软IP--用VHDL等硬件描述语言描述的功能块,但是并不涉及用什么具体电路元件实现这些功能。固IP--完成了综合的功能块。硬IP--供设计的最终阶段产品:掩膜。14SOC:SYSTEMONaCHIP15数字系统设计流程1、原理图输入(Schematicdiagrams)2、硬件描述语言(HDL文本输入)(1)ABEL-HDL(2)
5、AHDL(3)VHDL(4)VerilogHDLIEEE标准硬件描述语言与软件编程语言有本质的区别16软件编译器与硬件编译器的区别C、ASM...程序CPU指令/数据代码:0100101000101100软件程序编译器COMPILERVHDL/VERILOG.程序硬件描述语言综合器SYNTHESIZER为ASIC设计提供的电路网表文件(a)软件语言设计目标流程(b)硬件语言设计目标流程17综合(Synthesis)将较高层次的设计描述自动转化为较低层次描述的过程◆行为综合:从算法表示、行为描述转换到寄存器传输级(RTL)◆逻辑综合:RT
6、L级描述转换到逻辑门级(包括触发器)◆版图综合或结构综合:从逻辑门表示转换到版图表示,或转换到PLD器件的配置网表表示综合器是能够自动实现上述转换的软件工具,是能将原理图或HDL语言描述的电路功能转化为具体电路结构网表的工具18适配适配器也称为结构综合器,它的功能是将由综合器产生的网表文件配置于指定的目标器件中,并产生最终的可下载文件对CPLD器件而言,产生熔丝图文件,即JEDEC文件;对FPGA器件则产生Bitstream位流数据文件19仿真(Simulation)功能仿真(FunctionSimulation)时序仿真(Timing
7、Simulation)仿真是对所设计电路的功能的验证20编程(Program)把适配后生成的编程文件装入到PLD器件中的过程,或称为下载。通常将对基于EEPROM工艺的非易失结构PLD器件的下载称为编程(Program),将基于SRAM工艺结构的PLD器件的下载称为配置(Configure)。21常用的EDA工具集成的CPLD/FPGA开发工具逻辑综合工具仿真工具其他设计工具22CPLD/FPGA集成开发工具23逻辑综合工具SynthesisTools24仿真工具(SimulationTools)25
此文档下载收益归作者所有